1.面向应急通信的多通道数字短波发射基带系统，其特征在于：包括数据输入转换模块、现场可编程逻辑门阵列FPGA部分、ARM硬核部分以及上变频芯片AD9957部分；

数据输入转换模块将PC主机的数据串并转化后传输给片上系统SoCFPGA；

FPGA部分是基于vivado设计的快速傅里叶逆变换IFFT运算，实现OFDM调制；

AD9957部分是实现信号的数字正交变频；

首先ARM硬核部分读取数据输入模块的状态，当数据输入模块准备开始传输数据到FPGA时，启动信号变换处理的开始信号，经过一系列的信号变换处理，最后串行输出为满足AD9957的时序信号；

AD9957工作在正交数字上变频QDUC模式下，数据复合处理单元会将在传输使能信号Tx_enable置为有效后，第一个PDCLK有效沿时，读进来的数据默认为第一个I分量I0，时钟信号一PDCLK的下一个有效沿进来的数据默认为第一个Q分量Q0，交替进行，在数据输入控制部分按照QDUC模式下的时序，确保I/Q分量的正确分离。

2.根据权利要求1所述的面向应急通信的多通道数字短波发射基带系统，其特征在于：所述OFDM调制为：在经过IFFT变化后生成的多个基带OFDM信号，分别先预先通过多路直接数字上变频DDS调制至多个互有保护间隔的不同中心频点，信号在时域上的叠加得到多路OFDM基带信号；

其中，第1路信号，OFDM信号的生成过程为：首先将数据源通过信源信道编码后进行串并转换得到多路的码元数据，然后将多路的码元信号进行星座映射，上采样与低通滤波；然0

后对X路离散傅里叶逆变换IDFT：

0

其中，N表示OFDM子载波个数， 表示矢量X中的第k个分量， 表示第0路数据信号的OFDM符号的第n个采样点；

在通过DDS实现信号预先调制的信号处理过程中，将多路IFFT的计算结果分别与DDS产生的多路载波调制；其中Z1(t)，Z2(t)，Zn(t)分别对应着由DDS信号发生器产生的载波频率；

其中Zn(t)表示为：Zn(t)＝cos(2π(fn*t+θn))，fn、θn为DDS频率控制字决定；

经过预先调制后的信号在时域进行幅度调整与求和，得到单路的多路复合时域信号S(t)；对于经过频谱搬移后的复合的基带信号S(t)，把信号进行归一化处理，处理后的基带信号通过配置AD9957的寄存器实现中心频点的搬移；

路载波的频点由控制模块灵活配置，发射信号的中心频点主要由DDS载频率控制器与上变频电路共同作用决定；对于在经过IFFT后的基带信号，经过多路DDS载波预调制后，生成的中心频点分别为f1、f2……fn的多路频带信号；经过时域求和后的多路信号S(t)，再经过AD9957中上变频的频率为f0的载波，上变频后产生的多通道中心频点为f1+f0、f2+f0……fn+f0；各个通道的载波相互独立，设定fn的取值间隔以保证各通道的频谱分离而不重叠；带通滤泼器用于滤除上变频电路产生的谐波，保证多路信号的传输质量；最后，多路复合信号经过PA功率放大电路将信号发送出去。

3.根据权利要求1所述的面向应急通信的多通道数字短波发射基带系统，其特征在于：所述数字短波发射机SoC包括：

LED指示模块、用户按键模块、SPI接口和I/O接口；

LED指示模块用于指示系统的工作状态，用户按钮模块用于中止系统运行，SPI接口和I/O接口用于连接上变频电路板；SoCFPGA芯片的FPGA部分集成有数字短波广播的OFDM基带处理IP核和PIO核的FPGA外设，硬核处理器系统通过ARM至FPGA桥完成对FPGA外设的控制；

在SoC中，传输帧数据通过以太网接口传递ARM硬核处理器，由嵌入式软件完成传输帧解析，整理出每个调制符号内待调制的数据；待调制数据通过总线送入编码正交频分复用COFDM编码器，依次完成里所码/稀疏校验矩阵的分组纠错码RS/LDPC编码、卷积编码、时间/频率/比特交织、正交振幅调制QAM调制、OFDM调制等运算，最后经成型滤波器后，由上变频接口电路输出数字IQ信号；数字IQ信号经过上变频芯片转换成短波射频信号，该信号再经过滤波和放大，通过天线发射出去。

4.根据权利要求3所述的面向应急通信的多通道数字短波发射基带系统，其特征在于：所述COFDM编码器为：

首先把输入数据存储到双口单元中，数据地址产生单元生成读数据地址、读使能信号，存储到双口存储器；然后,读取双口存储器中的原始数据进入蝶形运算单元；时序控制单元在进行蝶形运算的环节前产生存储单元的读数据地址及读使能信号，读取旋转因子的实部、虚部的值，同时输到蝶形运算单元；紧接着启动蝶算单元，经过个时钟周期时间，输出蝶算结果；蝶形运算的结果通过数据选择单元，将选出的数据回存到取数据的地址中，完成一次蝶形运算；下一次蝶形运算的数据同时从存储器中读取，保证蝶形运算结果连续输出；当完成最后一级运算，产生输出地址和输出使能信号，双口单元输出计算结果，等待来自时序控制单元的启动命令，从而准备对下一组数据进行处理；

根据数字短波传输协议规范，采用256点的IFFT运算来产生基带信号；其中时钟信号二CLK为整个运算模块的时钟，复位信号RST为整个系统的复位信号，开始信号START对应为整个模块开始IFFT运算的信号，使能信号ED为输入数据的使能端口，DIR为输入的待调制数据的实部信号，DII为输入的待调制数据的虚部信号，DOR为IFFT运算后的数据实部，DOI为IFFT运算后的数据虚部，RDY为信号数据输出有效的标志，FFT_RDY为下一个OFDM符号输入的标志，从而开启下一次IFFT运算。

5.根据权利要求1所述的面向应急通信的多通道数字短波发射基带系统，其特征在于：所述系统还包括基带信号调制模块，该基带信号调制模块共消耗3402个逻辑单元，5061个寄存器，采用的是256点的基9的FFT算法，从输入到输出之间的运算时间为580个时钟延迟，同时还存在数据溢出的信号。