1.一种基于MOS管堆叠扩展结构的逻辑门电路，其特征在于包括上拉网络、下拉网络、栅极反馈NMOS堆叠模块和并联PMOS模块组；所述的上拉网络包括n个PMOS管，n为大于等于2的整数，n个PMOS管的源极均接入电源VDD，n个PMOS管的漏极连接且其连接端作为所述的上拉网络的输出端，第m个PMOS管的栅极作为所述的上拉网络的第m个输入端，m＝1，2，…，n；

所述的下拉网络由n个NMOS管串联构成，第j个NMOS管的漏极和第j+1个NMOS管的源极连接，j＝1，2，…，n‑1，第1个NMOS管的源极接地，第n个NMOS管的漏极为所述的下拉网络的输出端，第m个NMOS管的栅极为所述的下拉网络的第m个输入端，第j个NMOS管的漏极和第j+1个NMOS管的源极的连接端为所述的下拉网络的第j个堆叠节点V(j)；所述的上拉网络的第m个输入端和所述的下拉网络的第m个输入端连接且其连接端为所述的逻辑门电路的第m个输入端，用于接入第m个输入信号In(m)，所述的下拉网络的输出端和所述的上拉网络的输出端连接且其连接端为所述的逻辑门电路的输出端；所述的栅极反馈NMOS堆叠模块由n‑1个NMOS管构成，第j个NMOS管的栅极为所述的栅极反馈NMOS堆叠模块的第j个栅极反馈端，所述的栅极反馈NMOS堆叠模块具有n‑1个栅极反馈端，所述的栅极反馈NMOS堆叠模块的n‑1个栅极反馈端均与所述的上拉网络的输出端连接，所述的栅极反馈NMOS堆叠模块的第j个NMOS管的漏极为所述的栅极反馈NMOS堆叠模块的第j个输入端，所述的栅极反馈NMOS堆叠模块的第j个输入端与所述的下拉网络的第j个堆叠节点连接，所述的栅极反馈NMOS堆叠模块的第j个NMOS管的源极为所述的栅极反馈NMOS堆叠模块的第j个输出端S(j)；所述的并联PMOS模块组由n‑1个结构不同的并联PMOS模块构成，其中第j个并联PMOS模块由j个PMOS管构成，第j个并联PMOS模块中，j个PMOS管的漏极连接且其连接端为第j个并联PMOS模块的输入端Q(j)，j个PMOS管的源极均接入电源VDD，第k个PMOS管的栅极接入第k个输入信号In(k)，k＝1，2，…，j，第j个并联PMOS模块的输入端Q(j)和所述的栅极反馈NMOS堆叠模块的第j个输出端S(j)连接；所述的下拉网络、所述的栅极反馈NMOS堆叠模块和所述的并联PMOS模块组构成的施密特触发电路。

2.根据权利要求1所述的一种基于MOS管堆叠扩展结构的逻辑门电路，其特征在于所述的逻辑门电路的输出端连接有反相器，所述的反相器包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述的第一PMOS管的源极接入电源，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的反相器的输入端，所述的反相器的输入端和所述的逻辑门电路的输出端连接，所述的第一PMOS管的漏极、所述的第二PMOS管的源极和所述的第三PMOS管的源极连接，所述的第三PMOS管的漏极接地，所述的第二PMOS管的漏极、所述的第一NMOS管的漏极、所述的第三PMOS管的栅极和所述的第三NMOS管的栅极连接且其连接端为所述的反相器的输出端，所述的第一NMOS管的源极、所述的第二NMOS管的漏极和所述的第三NMOS管的源极连接，所述的第三NMOS管的漏极接入电源，所述的第二NMOS管的源极接地。