1.一种基于残差编码器神经网络的硬件木马电路检测方法，其特征在于，包括以下步骤：

S1、获取电路设计阶段的Verilog文件，根据Verilog文件进行有效特征提取，得到硬件木马电路的有效特征集合；

S2、基于有效特征对木马电路相关性，采用关键特征选择方法从硬件木马电路的有效特征集合中选择强相关特征；

S3、将强相关特征输入残差卷积编码器网络，残差卷积编码器网络根据输入的特征识别木马电路。

2.根据权利要求1所述的一种基于残差编码器神经网络的硬件木马电路检测方法，其特征在于，步骤S1中，硬件木马电路的有效特征集合为预先定义的，硬件木马电路的有效特征集合包括：输入门个数、输出门个数、输入门到输出门的最大距离、输入门到不同门级的数量、输出门到不同门级的数量，逻辑门个数。

3.根据权利要求1所述的一种基于残差编码器神经网络的硬件木马电路检测方法，其特征在于，步骤S1中，采用语言标记方法从Verilog文件中提取硬件木马电路的有效特征，具体过程包括：

S11、使用不同的颜色标记Verilog的输入门、输出门及其他门级；

S12、统计每种颜色出现的次数；

S13、求取颜色出现次数的平均值，将大于平均值的门级进行汇总，汇总的特征便是硬件木马电路的有效特征。

4.根据权利要求1所述的一种基于残差编码器神经网络的硬件木马电路检测方法，其特征在于，步骤S2中，采用关键特征选择方法从硬件木马电路的有效特征集合中选择强相关特征，具体包括：

S21、首先使用皮尔逊相关系数计算不同有效特征与木马电路之间的相关性，并进行排序，得到皮尔逊相关性结果；

S22、再使用递归特征消除法对硬件木马电路的有效特征集合进行处理，得到递归特征消除法结果；

S23、将皮尔逊相关性结果和递归特征消除法结果排列在前的并集作为强相关特征。

5.根据权利要求1所述的一种基于残差编码器神经网络的硬件木马电路检测方法，其特征在于，残差卷积编码器网络的结构包括残差神经网络结构和编码器网络，残差神经网络结构采用基本块(basic block)结构，在残差卷积编码器网络中有着连续的两个基本块结构，主要作用是防止网络退化问题；随后输入到编码器结构，该编码器采用两个卷积神经网络。

6.根据权利要求1所述的一种基于残差编码器神经网络的硬件木马电路检测方法，其特征在于，残差卷积编码器网络根据输入的数据识别木马电路具体包括：S31、残差卷积编码器网络的输入维度为1*12*12的网格列表数据；

S32、首先经过1*1的卷积层，步长为1，0填补，得到维度为64*12*12的数据；

S33、维度为64*12*12的数据经过残差神经网络的基本块(basic block)结构，得到维度为64*64*12的数据；

S34、经过编码器(encoder)处理，得到维度为256*4*4的数据；

S35、经过最大池化层(max‑pool)，得到维度为256*2*2的数据；

S36、经过全连接层，最终输出预测结果，若输出的预测结果为1，则代表电路异常，若输出的预测结果为0，则代表电路正常。