1.一种三维铁电存储器，其特征在于，包括：基底(1)；以及

设置在所述基底(1)上的导电层(2)；

所述导电层(2)上设置有层叠结构，所述层叠结构包括多层水平排布的隔离层(3)和控制栅电极(4)，且相邻两个所述隔离层(3)之间都设有所述控制栅电极(4)；

多个沟槽孔(11)竖直贯穿所述层叠结构，且所述沟槽孔(11)的槽底嵌入所述导电层(2)中；

所述沟槽孔(11)的侧壁和槽底依次铺设有第一介质层(6)、铁电薄膜层(7)、第二介质层(8)、沟道层(9)和填充层(10)，以形成多个沟槽型存储单元串(5)；

其中，所述控制栅电极(4)与所述第一介质层(6)、所述铁电薄膜层(7)、所述第二介质层(8)和所述沟道层(9)共同组成相互串联的铁电场效应晶体管。

2.根据权利要求1所述的三维铁电存储器，其特征在于，所述第一介质层(6)、所述铁电薄膜层(7)、所述第二介质层(8)和所述沟道层(9)的长度小于或等于所述侧壁和槽底的长度。

3.根据权利要求1所述的三维铁电存储器，其特征在于，所述基底(1)为半导体衬底，包括：硅(Si)、锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)；

所述导电层(2)为金属电极或重掺杂的半导体材料。

4.根据权利要求1所述的三维铁电存储器，其特征在于，所述铁电薄膜层(7)为氧化铪(HfO2)、氧化锆(ZrO2)、掺杂其他元素的氧化锆(ZrO2)或掺杂其他元素的氧化铪(HfO2)；

所述掺杂元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)中的一种或多种。

5.根据权利要求1所述的三维铁电存储器，其特征在于，所述第一介质层(6)和所述第二介质层(8)可以相同，也可以不同；

所述第一介质层(6)和所述第二介质层(8)均为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种。

6.根据权利要求1所述的三维铁电存储器，其特征在于，所述沟道层(9)为多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；或掺杂元素的多晶硅(Si)、多晶锗(Ge)或多晶硅锗(SiGe)；

所述掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种。

7.根据权利要求1所述的三维铁电存储器，其特征在于，每个所述沟槽孔(11)的横截面的形状为矩形、梯形或“V”型。

8.根据权利要求1所述的三维铁电存储器，其特征在于，所述隔离层(3)为氧化硅(SiO2)或介电常数小于氧化硅(SiO2)的介电常数的绝缘材料；

所述控制栅电极(4)为重掺杂的多晶硅、氮化物金属电极或钨(W)。

9.一种三维铁电存储器的制备方法，其特征在于，包括：在基底(1)上设置导电层(2)；

在所述导电层(2)上依次交叠沉积预设层数的隔离层(3)和控制栅电极(4)；

形成竖直贯穿所述隔离层(3)和所述控制栅电极(4)的多个沟槽孔(11)，且每个所述沟槽孔(11)的底部嵌于所述导电层(2)中；

在每个所述沟槽孔(11)的侧壁和槽底依次铺设有第一介质层(6)、铁电薄膜层(7)、第二介质层(8)和沟道层(9)；

在所述沟道层(9)上铺设填充层(10)，以填满所述沟槽孔(11)，形成多个沟槽型存储单元串(5)，完成三维铁电存储器的制备；

其中，所述控制栅电极(4)与所述第一介质层(6)、所述铁电薄膜层(7)、所述第二介质层(8)和所述沟道层(9)共同组成多个相互串联的铁电场效应晶体管。

10.根据权利要求9所述的制备方法，其特征在于，在基底(1)上设置所述导电层(2)的方法包括：所述导电层(2)采用重掺杂的半导体材料时，采用离子注入工艺向所述基底(1)的表面注入离子，以在所述基底(1)的表面形成所述导电层(2)，且所述导电层(2)和所述基底(1)形成pn结；

所述导电层(2)采用金属电极时，在所述基底(1)上形成一层绝缘材料后沉积金属电极，以形成所述导电层(2)。