1.一种维特比译码器并行加比选处理方法，其特征在于：第一条路径，从低位开始，逐位计算路径为路径度量PM0[8:0]与分支度量BM0[5:0]的和，到计算出路径度量高位与分支度量高位的和结束；第二条路径，从低位开始，逐位计算路径度量PM4[8:0]与分支度量BM4[5:0]和的，到计算出路径度量高位与分支度量高位的和结束；第三条路径，一旦第一条路径的路径度量与分支度量最低位的和与第二条路径的路径度量与分支度量最低位的和计算出来，就从开始对第一条路径最低位的和与第二条路径最低位的和进行比较；最后依据第三条路径最高的进位信息，对第一条路径计算出的新路径度量和第二条路径计算出的新路径度量进行选择操作；如果第三条路径最高位进位逻辑的非为1，则多路选择器输出的幸存路径度量为第二条路径计算出的新路径度量，输出的路径判决信息为1；如果第三条路径最高位进位逻辑的非为0，则多路选择器输出的幸存路径度量为第一条路径计算出的新路径度量，输出的路径判决信息为0。

2.根据权利要求1所述的一种维特比译码器并行加比选处理方法，其特征在于：所述的第一条路径和第二条路径均需要运算8位，一旦第一条路径最低位的和与第二条路径最低位的和计算出来，第三条路径就开始执行，第三条路径与第一条路径、第二条路径相比只是慢了一个节拍，共8个节拍，总体讲，第三条路径与第一条路径、第二条路径之间属于并行执行关系。

3.根据权利要求1所述的一种维特比译码器并行加比选处理方法，其特征在于：所述第一条路径主要过程为：从路径度量PM0的低位PM0[0]与分支度量BM0的低位BM0[0]开始相加，到高位依次完成PM0[6]与0相加，PM0[7]与0相加，PM0[8]与0相加；第一条路径更新后的路径度量为：[S018 S017 S016 S015 S014 S013 S012 S011 S010]整体表示更新后路径度量，路径度量的每一位均是通过加法器得到，在加法器中，S表示和，C表示进位，其中，S010为0、PM0[0]、BM0[0]相加的和，S011为 PM0[1]、BM0[1]相加的和，S012为C011、PM0[2]、BM0[2]相加的和，S013为PM0[3]、BM0[3]相加的和，S014为C013、PM0[4]、BM0[4]相加的和，S015为 PM0[5]、BM0[5]相加的和，S016为C015、PM0[6]、0相加的和，S017为 PM0[7]、0相加的和，S018为C017、PM0[8]、0相加的和，为C010的逻辑非， 为C012的逻辑非， 为C014的逻辑非， 为C016的逻辑非， 为C018的逻辑非；第一条路径的进位链路为其中 为0、PM0[0]、BM0[0]相加进位C010的逻辑非，C011为 PM0[1]、BM0[1]相加的进位， 为C011、PM0[2]、BM0[2]相加进位C012的逻辑非，C013为 PM0[3]、BM0[3]相加的进位， 为C013、PM0[4]、BM0[4]相加进位C014的逻辑非，C015为 PM0[5]、BM0[5]相加的进位， 为C015、PM0[6]、0相加进位C016的逻辑非，C017为 PM0[7]、0相加的进位， 为C017、PM0[8]、0相加进位C018的逻辑非。

4.根据权利要求1所述的一种维特比译码器并行加比选处理方法，其特征在于：所述第二条路径主要过程为：从路径度量PM4的低位PM4[0]与分支度量BM4的低位BM4[0]开始相加，到高位依次完成PM4[6]与0相加，PM4[7]与0相加，PM4[8]与0相加；第二条路径更新后的路径度量为：[S028 S027 S026 S025 S024 S023 S022 S021 S020]，整体表示更新后路径度量，路径度量的每一位均是通过加法器得到，在加法器中，S表示和，C表示进位，其中S020为0、PM4[0]、BM4[0]相加的和，S021为 PM4[1]、BM4[1]相加的和，S022为C021、PM4[2]、BM4[2]相加的和，S023为 PM4[3]、BM4[3]相加的和，S024为C023、PM4[4]、BM4[4]相加的和，S025为 PM4[5]、BM4[5]相加的和，S026为C025、PM4[6]、0相加的和，S027为 PM4[7]、

0相加的和，S028为C027、PM4[8]、0相加的和， 为C020的逻辑非， 为C022的逻辑非， 为C024的逻辑非， 为C026的逻辑非， 为C028的逻辑非；第二条路径的进位链路为其中 为0、PM4[0]、BM4[0]相加

进位C020的逻辑非，C021为 PM4[1]、BM4[1]相加的进位， 为C021、PM4[2]、BM4[2]相加进位C022的逻辑非，C023为 PM4[3]、BM4[3]相加的进位， 为C023、PM4[4]、BM4[4]相加进位C024的逻辑非，C025为 PM4[5]、BM4[5]相加的进位， 为C025、PM4[6]、0相加进位C026的逻辑非，C027为 PM4[7]、0相加的进位， 为C027、PM4[8]、0相加进位C028的逻辑非。

5.根据权利要求1所述的一种维特比译码器并行加比选处理方法，其特征在于：所述第三条路径主要过程为：当第一条路径的低位PM0[0]+BM4[0]和第二条路径的低位PM4[0]+BM4[0]运算结束，就立即就从低位S010和S020开始比较，直到最高位S018和S028比较结束；第三条路径的进位链路为 其中 为1、S020相加进位C030的逻辑非，C031为 S011、 相加的进位， 为C031、 S022相加

进位C032的逻辑非，C033为 S013、 相加的进位， 为C033、 S024相加进位C034的逻

辑非，C035为 S015、 相加的进位， 为C035、 S026相加进位C036的逻辑非，C037为

S017、 相加的进位， 为C037、 S028相加进位C038的逻辑非， 为C030的逻辑非，

为C032的逻辑非， 为C034的逻辑非， 为C036的逻辑非， 为C038的逻辑非， 为

S010的逻辑非， 为S021的逻辑非， 为S012的逻辑非， 为S023的逻辑非， 为S014的逻辑非， 为S025的逻辑非， 为S016的逻辑非， 为S027的逻辑非， 为S018的逻辑非。

6.根据权利要求1所述的一种维特比译码器并行加比选处理方法，其特征在于：所述选择操作的过称为：依据 对第一条路径更新后的路径度量

[S018 S017 S016 S015 S014 S013 S012 S011 S010]和第二条路径更新后的路径度量

[S028 S027 S026 S025 S024 S023 S022 S021 S020]进行选择，并输出路径判决信息；

若 为1，则幸存的路径度量为[S028S027 S026 S025 S024 S023 S022 S021 S020]，输出的路径判决信息为1；如果 为0，则幸存的路径度量为[S018 S017 S016 S015 S014 S013 S012 S011 S010]；输出的路径判决信息为0。