1.一种高速耐压电平转换电路，其特征在于，包括：电平转换核心电路(1)及输出反相器(2)，其中所述电平转换核心电路(1)的信号输出端与所述输出反相器(2)的信号输入端相连；所述电平转换核心电路(1)采用4个NMOS管及2个PMOS管作为输入驱动管，采用交叉耦合的PMOS对管来构成锁存器，从而实现电平转换电路的高速转换性能，电平转换核心电路(1)还采用MOS管堆栈结构来提高电路的耐压性能；所述输出反相器(2)中，PMOS管M15的源极接外部高电源2VDD，NMOS管M16的源极接外部低电源VDD；

所述电平转换核心电路(1)，用于当外部输入端Vin为外部低电源VDD的电压Vdd时使得节点B的电压快速变为Vdd且使得节点B的电压保持为Vdd，当外部输入端Vin为低电平0时使得节点B的电压快速变为外部高电源2VDD的电压2Vdd且使得节点B的电压保持为2Vdd；所述输出反相器(2)，用于当节点B的电压为Vdd时使得输出端Vout的电压为2Vdd，当节点B的电压为2Vdd时使得输出端Vout的电压为Vdd，从而实现输入端Vin电压为0时输出端Vout的电压为Vdd以及输入端Vin电压为Vdd时输出端Vout的电压为2Vdd等电平转换功能；

所述电平转换核心电路(1)包括：NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9、NMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13以及NMOS管M14，其中PMOS管M7的源极分别与PMOS管M8的源极以及外部高电源2VDD相连，PMOS管M7的栅极分别与NMOS管M10的源极、PMOS管M6的源极、PMOS管M8的漏极、PMOS管M15的栅极以及PMOS管M16的栅极相连，PMOS管M7的漏极分别与NMOS管M9的源极、PMOS管M8的栅极以及PMOS管M5的源级相连，PMOS管M5的栅极分别与PMOS管M6的栅极、PMOS管M13的源极以及外部低电源VDD相连，PMOS管M5的漏极与NMOS管M3的漏极相连，NMOS管M3的栅极分别与PMOS管M11的栅极、PMOS管M13的栅极、NMOS管M14的栅极、NMOS管M2的栅极以及外部输入端Vin相连，NMOS管M3的源极与NMOS管M1的漏极相连，NMOS管M1的栅极分别与PMOS管M13的漏极、NMOS管M14的漏极、PMOS管M12的栅极以及NMOS管M4的栅极相连，NMOS管M1的源极分别与NMOS管M14的源极、NMOS管M2的源极以及外部地GND相连，PMOS管M11的源极分别与PMOS管M12的源极以及外部低电源VDD相连，PMOS管M11的漏极与NMOS管M9的漏极相连，NMOS管M9的栅极分别与NMOS管M10的栅极以及外部高电源2VDD相连，PMOS管M12的漏极与NMOS管M10的漏极相连，PMOS管M6的漏极与NMOS管M4的漏极相连，NMOS管M4的源极与NMOS管M2的漏极相连。

2.根据权利要求1所述的一种高速耐压电平转换电路，其特征在于，所述电平转换核心电路(1)中，NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、PMOS管M11以及PMOS管M12共6个MOS管组成输入驱动管，PMOS管M7与PMOS管M8构成交叉耦合对管，同时PMOS管M7与PMOS管M8构成锁存器，从而实现电平转换电路的高速转换性能；PMOS管M5与NMOS管M3、PMOS管M6与NMOS管M4、PMOS管M11与NMOS管M9、PMOS管M12与NMOS管M10分别构成堆栈结构，NMOS管M9的栅极与NMOS管M10的栅极均接外部高电源2VDD，其中外部高电源2VDD的电压为2Vdd，PMOS管的栅极M5与PMOS管M6的栅极均外部低电源VDD，其中外部低电源VDD的电压为Vdd，确保不同状态时每个MOS管都工作在Vdd的耐压范围内，从而提高电平转换电路的耐压特性。

3.根据权利要求1‑2之一所述的一种高速耐压电平转换电路，其特征在于，所述输出反相器(2)包括：PMOS管M15以及NMOS管M16，其中PMOS管M15的源极与外部高电源2VDD相连，PMOS管M15的漏极分别与NMOS管M16的漏极以及输出端Vout相连，NMOS管M16的源极与外部低电源VDD相连。

4.根据权利要求3所述的一种高速耐压电平转换电路，其特征在于，外部输入端Vin为外部低电源VDD的电压Vdd时，NMOS管M2和NMOS管M3导通，NMOS管M1、NMOS管M4和PMOS管M11截止，PMOS管M12与NMOS管M10所在的级联支路导通，节点B的电压快速变为Vdd，使得PMOS管M6截止，节点B的电压通过PMOS管M15与NMOS管M16构成的反相器进而输出端Vout的电压为

2Vdd，其中2Vdd为外部高电源2VDD的电压，同时PMOS管M7导通，节点A的电压变为2Vdd使得PMOS管M8截止，减小PMOS管M8的上拉能力；同样地，当输入端Vin为低电平0时，NMOS管M1和NMOS管M4导通，NMOS管M2、NMOS管M3和PMOS管M12截止，PMOS管M11与NMOS管M9所在的级联支路导通，节点A的电压快速变为Vdd，使得PMOS管M8导通，节点B的电压变为2Vdd，节点B的电压通过PMOS管M15与NMOS管M16构成的反相器进而输出端Vout的电压为Vdd，同时节点B的电压使得PMOS管M7截止，减小PMOS管M7的上拉能力。