1.一种阶梯级联结构，其特征在于，包括主板(1)和若干子板(2)，所述主板(1)包括主板电路(11)和主板输出端子接口板(12)，主板电路(11)的接口端子CS1‑接口端子CS8通过线针与主板输出端子接口板(12)的接口端子CS1‑接口端子CS8相连，并且主板电路(11)的总线通过线针与主板输出端子接口板(12)的总线端口相连；

所述若干子板(2)分别记为子板A(21)、子板B(22)、子板C(23)、子板D(24)、子板E(25)、子板F(26)、子板G(27)和子板H(28)，子板A(21)、子板B(22)、子板C(23)、子板D(24)、子板E(25)、子板F(26)、子板G(27)和子板H(28)均包括子板输入端子接口板(201)、子板输出端子接口板(202)和子板电路(203)；

所述子板A(21)的子板输入端子接口板(201)的接口端子CS1‑接口端子CS8依次与主板输出端子接口板(12)的接口端子CS1‑接口端子CS8相连，子板A(21)的子板输入端子接口板(201)的总线端子与主板输出端子接口板(12)的总线端子相连；子板A(21)的子板输入端子接口板(201)的接口端子CS1接到子板电路(203)的输入端，子板A(21)的子板输入端子接口板(201)的接口端子CS2‑接口端子CS8依次错位接到子板输出端子接口板(202)的接口端子CS1‑接口端子CS7，子板A(21)的子板输入端子接口板(201)总线通过线针与子板输出端子接口板(202)总线端子相连，子板A(21)的子板电路(203)输出端接到总线上；

所述子板A(21)的子板输出端子接口板(202)的接口端子CS1‑接口端子CS7与子板B(22)的子板输入端子接口板(201)的接口端子CS1‑接口端子CS7依次相连，子板A(21)的子板输出端子接口板(202)的总线端子与子板B(22)的子板输入端子接口板(201)的总线端子相连；所述子板B(22)的接口端子CS2接到其子板电路(203)的输入端，子板B(22)的接口端子CS3‑接口端子CS8接到其子板输出端子接口板(202)的接口端子CS1‑接口端子CS6，子板B(22)的子板输入端子接口板(201)的总线端子接到其子板输出端子接口板(202)的总线端子；

所述子板G(27)的子板输入端子接口板(201)的接口端子CS7接到其子板电路(203)的输入端，子板G(27)的子板输入端子接口板(201)的接口端子CS8接到其子板输出端子接口板(202)接口端子CS1，子板G(27)的子板输入端子接口板(201)的总线端子接到其子板输出端子接口板(202)的总线端子；子板G(27)的子板输出端子接口板(202)的接口端子CS1接到子板H(28)的接口端子CS1，子板H(28)的子板输入端子接口板(201)的接口端子CS8接到其子板电路(203)的输入端，子板H(28)的子板输入端子接口板(201)的总线端子接到其子板输出端子接口板(202)的总线端子，其子板电路(203)的输出端接到总线端子上，所述子板A(21)、子板B(22)、子板C(23)、子板D(24)、子板E(25)、子板F(26)、子板G(27)和子板H(28)的大小型号相同，所述总线包含电源线、数据线以及地址线，所述主板输出端子接口板(12)的型号为子板输出端子接口板(202)的型号相同，且与子板输入端子接口板(201)的接口端子相匹配。