1.一种N-1级故障过滤表决器，其特征在于：所述N为表决器输入端的个数，表决器包含N-1级,各个被表决电路的输出端一一和表决器的输入端相连；

第N-1级：包含1个C单元，该C单元的输出端即为表决器的输出端，该C单元的输入端分别连接至上一级两个C单元的输出端，若上一级C单元不存在，则该C单元的输入端均为表决器的输入端；

第N-2级：包含2个C单元，先取出任意一个C单元，并将其一个原输入端与另一个C单元的一个原输入端进行连接，且连接点作为一个新输入端，最后将此新输入端和未被连接过的两个原输入端分别连接至上一级三个C单元的输出端，若上一级C单元不存在，则本级的该一个新输入端和未被连接过的两个原输入端均为表决器的输入端；

第N-3级：包含3个C单元，先取出任意一个C单元，并将其两个原输入端分别与另两个C单元的一个原输入端进行连接，且连接点分别作为两个新输入端，最后将这两个新输入端和未被连接过的两个原输入端分别连接至上一级的四个C单元的输出端，上一级C单元若不存在，则本级的该两个新输入端和未被连接过的两个原输入端均为表决器的输入端；

第N-4级：重复以上步骤，递归进行构造，因此，该表决器共有N个输入端，并且这些输入端当中有2个为原输入端，记作IN1和INn，有N-2个为新输入端，记作IN3，IN4，…，和INn-1，n的取值范围为大于1的自然数。

2.根据权利要求1所述的N-1级故障过滤表决器，其特征在于：还包括一个高速数据输入端IN和一个传输门TG，高速数据输入端IN连接至传输门TG的输入端，传输门TG的输出端连接至表决器的输出端Out；将最末级C单元修改为基于钟控的二输入C单元，且该C单元中的时钟信号与传输门TG的时钟信号相反。

3.根据权利要求1或2所述的N-1级故障过滤表决器，其特征在于：所述C单元由两个PMOS管和两个NMOS管组成，分别为PMOS管MP11、PMOS管MP12、NMOS管MN11和NMOS管MN12，其中，PMOS管MP11的栅极与NMOS管MN11的栅极相连接，连接点为C单元的第一信号输入端X1；

PMOS管MP12的栅极与NMOS管MN12的栅极相连接，连接点为C单元的第二信号输入端X2；PMOS管MP11的漏极与PMOS管MP12的源极相连接；PMOS管MP12的漏极与NMOS管MN11的漏极相连接，连接点为C单元的信号输出端Out；NMOS管MN11的源极与NMOS管MN12的漏极相连接；PMOS管MP11的源极、PMOS管MP11的衬底、PMOS管MP12的衬底均连接电源VDD；NMOS管MN11的衬底、NMOS管MN12的衬底、NMOS管MN12的源极均接地。

4.根据权利要求3所述的N-1级故障过滤表决器，其特征在于：所述C单元由三个PMOS管和三个NMOS管组成，分别为PMOS管MP11、PMOS管MP12、PMOS管MP13、NMOS管MN11、NMOS管MN12和NMOS管MN13，其中，PMOS管MP11的栅极与NMOS管MN12的栅极相连接，连接点为C单元的第一信号输入端X1；PMOS管MP12的栅极与NMOS管MN13的栅极相连接，连接点为C单元的第二信号输入端X2；PMOS管MP13的栅极连接系统时钟CLK；NMOS管MN11的栅极连接反向系统时钟NCK；PMOS管MP11的漏极与PMOS管MP12的源极相连接；PMOS管MP12的漏极与PMOS管MP13的源极相连接；PMOS管MP13的漏极与NMOS管MN11的漏极相连接，连接点为C单元的信号输出端Out；NMOS管MN11的源极与NMOS管MN12的漏极相连接；NMOS管MN12的源极与NMOS管MN13的漏极相连接；PMOS管MP11的源极、PMOS管MP11的衬底、PMOS管MP12的衬底、PMOS管MP13的衬底均连接电源VDD；NMOS管MN11的衬底、NMOS管MN12的衬底、NMOS管MN13的衬底、NMOS管MN13源极均接地。

5.一种N-1级故障过滤表决器，其特征在于：所述N-1为表决器输入端的个数，表决器包含N-1级，各个被表决电路的输出端一一和表决器的输入端相连；

第N-1级：包含1个C单元，该C单元的输出端即为表决器的输出端，该C单元的输入端分别连接至上一级两个C单元的输出端，若上一级C单元不存在，则该表决器无效并舍弃；

第N-2级：包含2个C单元，先取出任意一个C单元，并将其一个原输入端与另一个C单元的一个原输入端进行连接，连接点作为一个新输入端，最后将此新输入端和未被连接过的两个原输入端分别连接至上一级三个C单元的输出端，若上一级C单元不存在，则将未被连接过的两个原输入端连接在一起作为最后一个新输入端，并且本级的两个新输入端均为表决器的输入端；

第N-3级：包含3个C单元，先取出任意一个C单元，并将其两个原输入端分别与另两个C单元的一个原输入端进行连接，连接点分别作为两个新输入端，最后将这两个新输入端和未被连接过的两个原输入端分别连接至上一级四个C单元的输出端，若上一级C单元不存在，则将未被连接过的两个原输入端连接在一起作为最后一个新输入端，并且本级的三个新输入端均为表决器的输入端；

第N-4级：重复以上步骤，递归进行构造，因此，该同构表决器共有N-1个输入端，且全部为连接操作而来的新输入端；在此将该同构表决器的所有输入端分别记作IN1，IN2，…，和INn-1，n的取值范围为大于1的自然数，并且当n＝2时需舍弃该无效的单输入表决器。

6.根据权利要求5所述的N-1级故障过滤表决器，其特征在于：还包括一个高速数据输入端IN和一个传输门TG，高速数据输入端IN连接至传输门TG的输入端，传输门TG的输出端连接至表决器的输出端Out；将最末级C单元修改为基于钟控的二输入C单元，且该C单元中的时钟信号与传输门TG的时钟信号相反。

7.根据权利要求5或6所述的N-1级故障过滤表决器，其特征在于：所述C单元由两个PMOS管和两个NMOS管组成，分别为PMOS管MP11、PMOS管MP12、NMOS管MN11和NMOS管MN12，其中，PMOS管MP11的栅极与NMOS管MN11的栅极相连接，连接点为C单元的第一信号输入端X1；

PMOS管MP12的栅极与NMOS管MN12的栅极相连接，连接点为C单元的第二信号输入端X2；PMOS管MP11的漏极与PMOS管MP12的源极相连接；PMOS管MP12的漏极与NMOS管MN11的漏极相连接，连接点为C单元的信号输出端Out；NMOS管MN11的源极与NMOS管MN12的漏极相连接；PMOS管MP11的源极、PMOS管MP11的衬底、PMOS管MP12的衬底均连接电源VDD；NMOS管MN11的衬底、NMOS管MN12的衬底、NMOS管MN12的源极均接地。

8.根据权利要求7所述的N-1级故障过滤表决器，其特征在于：所述C单元由三个PMOS管和三个NMOS管组成，分别为PMOS管MP11、PMOS管MP12、PMOS管MP13、NMOS管MN11、NMOS管MN12和NMOS管MN13，其中，PMOS管MP11的栅极与NMOS管MN12的栅极相连接，连接点为C单元的第一信号输入端X1；PMOS管MP12的栅极与NMOS管MN13的栅极相连接，连接点为C单元的第二信号输入端X2；PMOS管MP13的栅极连接系统时钟CLK；NMOS管MN11的栅极连接反向系统时钟NCK；PMOS管MP11的漏极与PMOS管MP12的源极相连接；PMOS管MP12的漏极与PMOS管MP13的源极相连接；PMOS管MP13的漏极与NMOS管MN11的漏极相连接，连接点为C单元的信号输出端Out；NMOS管MN11的源极与NMOS管MN12的漏极相连接；NMOS管MN12的源极与NMOS管MN13的漏极相连接；PMOS管MP11的源极、PMOS管MP11的衬底、PMOS管MP12的衬底、PMOS管MP13的衬底均连接电源VDD；NMOS管MN11的衬底、NMOS管MN12的衬底、NMOS管MN13的衬底、NMOS管MN13源极均接地。