1.一种可扩展多输出中断控制器，其特征在于，包括中断信息模块，所述中断信息模块输入端与多个处理器核连接配制中断信息，所述中断信息模块输入端还与多个中断源连接接收多个不同中断信号，所述中断信息模块输出端分别与多个相同的中断控制模块连接向每个中断控制模块发送有效中断源最高优先级信号，每个所述中断控制模块分别对应连接一个处理器核，每个所述中断控制模块与处理器核进行中断信息交互从而控制处理器核的中断。

2.如权利要求1所述的一种可扩展多输出中断控制器，其特征在于，所述中断信息模块包括寄存器模块，所述寄存器模块的输入端与多个处理器核、多个中断源连接用于存放中断信息，所述寄存器模块的输出端与选择器Ⅰ连接，所述选择器Ⅰ用于接收中断信息并判断输出所有有效中断源优先级信号，所述选择器Ⅰ的输出端与最高优先级比较器连接，所述最高优先级比较器的输出端分别与多个所述中断控制模块连接，所述最高优先级比较器用于比较所有有效中断源优先级信号并向多个所述中断控制模块输出有效中断源最高优先级信号。

3.如权利要求2所述的一种可扩展多输出中断控制器，其特征在于，所述寄存器模块包括Cie寄存器，所述Cie寄存器的输入端与多个处理器核连接，输出端与所述选择器Ⅰ连接，所述Cie寄存器用以存放不同处理器核对不同中断源的使能信号，所述寄存器模块还包括Pri寄存器，所述Pri寄存器的输入端与多个处理器核连接，输出端与所述选择器Ⅰ连接，所述Pri寄存器用以存放所有中断源的中断优先级信号，所述寄存器模块还包括IP寄存器，所述IP寄存器的输入端与多个中断源连接，输出端与所述选择器Ⅰ连接，所述IP寄存器用以存放所有中断源的中断信号。

4.如权利要求1所述的一种可扩展多输出中断控制器，其特征在于，每个所述中断控制模块包括均与所述中断信息模块输出端连接的优先级比较器、选择器Ⅱ，所述选择器Ⅱ的输出端与当前优先级寄存器连接，所述当前优先级寄存器的输出端与所述优先级比较器的输入端连接，所述优先级比较器的输出端与所述处理器核连接，所述优先级比较器用以比较判断有效中断源最高优先级信号和当前有效中断源优先级信号中的哪个优先级更高并据此决定是否向所述处理器核发送中断请求，若有效中断源最高优先级信号的优先级更高，则发送中断请求信号，否则不发，所述当前优先级寄存器的输出端还与悬挂优先级模块连接，所述悬挂优先级模块的输出端与所述选择器Ⅱ的输入端连接，所述处理器核接收中断请求后分别向悬挂优先级比较器、悬挂优先级模块发送中断响应，所述悬挂优先级模块用以悬挂被替换掉的当前优先级信号，所述当前优先级寄存器将存储所述处理器核响应中断的优先级并作为当前中断优先级，所述处理器核执行中断直至中断结束，分别向选择器Ⅱ、悬挂优先级模块发送中断结束信号。

5.如权利要求4所述的一种可扩展多输出中断控制器，其特征在于，所述悬挂优先级模块包括与所述当前优先级寄存器的输出端连接的悬挂优先级寄存器，所述悬挂优先级寄存器的输入端还接收所述处理器核发送的中断响应、中断结束信号，所述悬挂优先级寄存器的输出端与悬挂优先级比较器连接，所述悬挂优先级比较器的输出端与所述选择器Ⅱ连接向所述选择器Ⅱ发送最高悬挂优先级信号。

6.如权利要求1所述的一种可扩展多输出中断控制器，其特征在于，所述中断信息模块与每个中断源之间连接有寄存器Ⅰ，所述寄存器Ⅰ用以将来自所述中断源时钟域的信号转化为与中断信息模块时钟域同频率的信号，所述中断信息模块与每个处理器核之间连接有寄存器Ⅱ，所述寄存器Ⅱ用以将来自所述处理器核的信号转化为与中断信息模块时钟域同频率的信号，所述中断信息模块与所述中断控制模块之间连接有寄存器III，所述寄存器III用以将来自所述中断信息模块的信号转化为与所述中断控制模块时钟域同频率的信号。