1.一种基于并联结构的数模转换器DAC，其特征在于包括FPGA，基准电源，N-1个基准电源DAC，N-1个驱动运算放大器，N个子DAC，N个运算放大器和加法器模块，记数模转换器DAC的分辨率位数为K，第n个子DAC的分辨率位数为kn，n＝1,2,…,N，则 其中：FPGA生成K位数字信号Data，将其连续划分为N个子数字信号Datan，第n个子数字信号的位数为kn，将第n个子数字信号Datan发送给第n个子DAC；FPGA生成N-1个基准电源DAC的电压控制信号Cm，m＝1,2,…,N-1，第m个基准电源DAC3的输出电压幅度为Vm，其计算公式如下：其中，REF1表示基准电源的输出电压幅度；

基准电源用于生成基准电压REF1，分别发送给第1个子DAC和N-1个基准电源DAC；

N-1个基准电源DAC用于接收基准电压REF1，根据接收到的电压控制信号Cm生成幅度为Vm的输出电压信号vm，将输出电压信号vm发送给对应的驱动运算放大器；

N-1个驱动运算放大器接收对应的输出电压信号vm并提升其驱动能力，将得到的信号作为第m+1个子DAC的基准电压REFm+1；

N个子DAC分别接收对应的基准电压REFn和子数字信号Datan，对子数字信号Datan进行数模转换得到模拟电流信号Signaln，分别输出至对应的运算放大器；

N个运算放大器用于分别将接收到的模拟电流信号Signaln转换为模拟电压信号Signal′n，输出至加法器模块；

加法器模块用于对接收到的N个模拟电压信号Signal′n进行累加，得到最终的模拟信号进行输出，该输出模拟信号即为K位数字信号Data所对应的模拟信号。