1.一种信号的处理方法，其特征在于，包括：

通过现场可编程逻辑门阵列FPGA模块获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，所述第一波形数据是对所述基带码元进行低通滤波和拟合后得到的波形数据，所述第二波形数据是对所述前导码进行低通滤波和拟合后得到的波形数据；

将所述FPGA模块的输出信号进行数模转换，得到模拟信号，其中，所述输出信号为按照所述目标数据所指示的顺序将所述第一波形数据和所述第二波形数据进行输出得到的信号；

通过第一低通滤波器对所述模拟信号进行滤波，得到与所述目标数据对应的基带信号。

2.根据权利要求1所述的方法，其特征在于，通过所述FPGA模块获取到与所述目标数据对应的所述基带码元的所述第一波形数据和所述前导码的所述第二波形数据包括：通过FPGA模块获取到所述前导码的所述第二波形数据；

通过所述FPGA模块获取到所述目标数据所指示的所述基带码元的所述第一波形数据；

通过FPGA模块依次将获取到的所述第二波形数据和所述第一波形数据输出。

3.根据权利要求1所述的方法，其特征在于，通过所述FPGA模块获取到与所述目标数据对应的所述基带码元的所述第一波形数据和所述前导码的所述第二波形数据包括：通过所述FPGA模块从波形数据文件中，读取到所述第一波形数据和所述第二波形数据，其中，所述波形数据文件中预先存储有所述第一波形数据和所述第二波形数据。

4.根据权利要求1所述的方法，其特征在于，在通过所述FPGA模块获取到与所述目标数据对应的所述基带码元的所述第一波形数据和所述前导码的所述第二波形数据之前，所述方法还包括：使用第二低通滤波器对第一预定个数的所述基带码元进行滤波处理，得到第一预定个数的第一中间波形数据；

使用第三低通滤波器对所述前导码进行滤波处理，得到第二中间波形数据；

采用多项式插值的方式对第一预定个数的所述第一中间波形数据和所述第二中间波形数据进行拟合，得到第一预定个数的所述第一波形数据和所述第二波形数据。

5.根据权利要求4所述的方法，其特征在于，使用所述第二低通滤波器对第一预定个数的所述基带码元进行处理，得到第一预定个数的所述第一中间波形数据包括：将第一预定个数的所述基带码元按照排列组合的方式进行两两编码，得到的第二预定个数的编码数据；

使用所述第二低通滤波器对第二预定个数的所述编码数据进行滤波，并进行归一化处理，得到第二预定个数的归一化数据；

分别从第二预定个数的所述归一化数据中提取出与各基带码元对应、且满足阈值条件的第一目标个数的第一待选波形数据，其中，所述阈值条件为波形数据的起始点幅值和终点幅值与所述波形数据的幅值中点的差值在目标阈值范围以内；

分别从第一目标个数的所述第一待选波形数据，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的所述第一中间波形数据。

6.根据权利要求4所述的方法，其特征在于，采用多项式插值的方式对第一预定个数的所述第一中间波形数据和所述第二中间波形数据进行拟合，得到第一预定个数的所述第一波形数据和所述第二波形数据包括：将第一预定个数的所述第一中间波形数据进行两个拼接，得到第二预定个数的第一拼接数据；

将所述第二中间波形数据拼接在各第一拼接数据之前，得到第二预定个数的第二拼接数据；

采用所述多项式插值的方式分别对第二预定个数的所述第二拼接数据进行拟合，得到第二预定个数的拟合数据；

从第二预定个数的所述拟合数据中提取出与各基带码元对应的第二目标个数的第二待选波形数据；

从第二目标个数的所述第二待选波形数据中，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的所述第一波形数据；

从第二预定个数的所述拟合数据中提取出与所述前导码对应的第二预定个数的第三待选波形数据；

从第二预定个数的所述第三待选波形数据中，选取重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为所述第二波形数据。

7.根据权利要求1至6中任一项所述的方法，其特征在于，在通过所述第一低通滤波器对所述模拟信号进行滤波，得到与所述目标数据对应的所述基带信号之后，所述方法还包括：使用具有目标频率的载波对所述基带信号进行调制，得到调制信号；

通过目标信道进行发送得到的所述调制信号。

8.一种信号的处理装置，其特征在于，所述装置包括：现场可编程逻辑门阵列FPGA模块、数字模拟D/A转换器和第一低通滤波器，其中，所述FPGA模块，与所述D/A转换器相连，用于获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，所述第一波形数据是对所述基带码元进行低通滤波和拟合后得到的波形数据，所述第二波形数据是对所述前导码进行低通滤波和拟合后得到的波形数据；

所述D/A转换器，与所述FPGA模块和所述D/A转换器相连，用于将所述FPGA模块的输出信号进行数模转换，得到模拟信号，其中，所述输出信号为按照所述目标数据所指示的顺序将所述第一波形数据和所述第二波形数据进行输出得到的信号；

所述第一低通滤波器，与所述D/A转换器相连，用于对所述模拟信号进行滤波，得到与所述目标数据对应的基带信号。

9.根据权利要求8所述的装置，其特征在于，

所述FPGA模块，还用于获取到所述前导码的所述第二波形数据，以及所述目标数据所指示的所述基带码元的所述第一波形数据，依次将获取到的所述第二波形数据和所述第一波形数据输出。

10.根据权利要求8所述的装置，其特征在于，所述装置还包括：波形数据存储模块，其中，所述波形数据存储模块，与所述FPGA模块相连，用于存储与所述基带码元的第一波形数据和所述前导码的第二波形数据；

所述FPGA模块，还与所述波形数据存储模块相连，还用于从所述波形数据存储模块中，获取到所述第一波形数据和所述第二波形数据。

11.根据权利要求8所述的装置，其特征在于，所述装置还包括：

第一滤波模块，与拟合模块相连，用于使用第二低通滤波器对第一预定个数的所述基带码元进行滤波处理，得到第一预定个数的第一中间波形数据；

第二滤波模块，与所述拟合模块相连，用于使用第三低通滤波器对所述前导码进行滤波处理，得到第二中间波形数据；

所述拟合模块，与所述第一滤波模块和所述第二滤波模块相连，用于采用多项式插值的方式对第一预定个数的所述第一中间波形数据和所述第二中间波形数据进行拟合，得到第一预定个数的所述第一波形数据和所述第二波形数据。

12.根据权利要求11所述的装置，其特征在于，所述第一滤波模块包括：编码单元，与滤波单元相连，用于将第一预定个数的所述基带码元按照排列组合的方式进行两两编码，得到的第二预定个数的编码数据；

所述滤波单元，与所述编码单元和第一提取单元相连，用于使用所述第二低通滤波器对第二预定个数的所述编码数据进行滤波，并进行归一化处理，得到第二预定个数的归一化数据；

所述第一提取单元，与所述滤波单元和第一选取单元相连，用于分别从第二预定个数的所述归一化数据中提取出与各基带码元对应、且满足阈值条件的第一目标个数的第一待选波形数据，其中，所述阈值条件为波形数据的起始点幅值和终点幅值与所述波形数据的幅值中点的差值在目标阈值范围以内；

所述第一选取单元，与所述第一提取单元相连，用于分别从第一目标个数的所述第一待选波形数据，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的所述第一中间波形数据。

13.根据权利要求11所述的装置，其特征在于，所述拟合模块包括：第一拼接单元，与第二拼接单元相连，用于将第一预定个数的所述第一中间波形数据进行两个拼接，得到第二预定个数的第一拼接数据；

所述第二拼接单元，与所述第一拼接单元和拟合单元相连，用于将所述第二中间波形数据拼接在各第一拼接数据之前，得到第二预定个数的第二拼接数据；

所述拟合单元，与所述第二拼接单元和第二提取单元相连，用于采用所述多项式插值的方式分别对第二预定个数的所述第二拼接数据进行拟合，得到第二预定个数的拟合数据；

第二提取单元，与所述拟合单元和第二选取单元相连，用于从第二预定个数的所述拟合数据中提取出与各基带码元对应的第二目标个数的第二待选波形数据；

所述第二选取单元，与所述第二提取单元相连，用于从第二目标个数的所述第二待选波形数据中，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的所述第一波形数据；

第三提取单元，与所述拟合单元和第三选取单元相连，用于从第二预定个数的所述拟合数据中提取出与所述前导码对应的第二预定个数的第三待选波形数据；

第三选取单元，与所述第三提取单元相连，用于从第二预定个数的所述第三待选波形数据中，选取重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为所述第二波形数据。

14.根据权利要求8至13中任一项所述的装置，其特征在于，所述装置还包括：调制模块，与所述第一低通滤波器和发送模块相连，用于使用具有目标频率的载波对所述基带信号进行调制，得到调制信号；

发送模块，与所述调制模块相连，用于通过目标信道进行发送得到的所述调制信号。