1.一种交流三相智能模块，其特征在于，包括：

盒体，所述盒体内设有电控板，所述电控板上设有电源电路；无故障自动重合闸电路；

逆功预检电路；过压、欠压、缺相预检与在线检电路；过载、短路、漏电在线检取样电路；过载、短路、漏电预检电路；以及故障信号综合处理电路；

其中，所述电源电路的输出端分别接至所述无故障自动重合闸电路、所述故障信号综

合处理电路、所述逆功预检电路、所述过载、短路、漏电预检电路以及所述过压、欠压、缺相预检与在线检电路；所述过载、短路、漏电在线检取样电路的采样端和过载、短路、漏电预检电路的采样端均接至外部受控主电路负载端的第一相线、第二相线、第三相线和零线，逆功预检电路的采样端接至外部受控主电路负载端的第一相线、第二相线、第三相线和零线以及外部受控主电路电源端的零线，所述过压、欠压、缺相预检与在线检电路的采样端接至外部受控主电路电源端的第一相线、第二相线和零线，过载、短路、漏电在线检取样电路的输出端、逆功预检电路的输出端、过载、短路、漏电预检电路的输出端以及过压、欠压、缺相预检与在线检电路的输出端均接至故障信号综合处理电路的输入端，故障信号综合处理电路的输出端接至无故障自动重合闸电路的输入端，无故障自动重合闸电路的输出端接至用于控制外部受控主电路通断的执行元器件，所述电源电路的输入端接至外部受控主电路电源端的第三相线和零线；

所述无故障自动重合闸电路包括：

电阻R1、电阻R6、可调电阻W1、可控硅T1、继电器J1、继电器J9、集成电路IC4、集成电路IC5、闪光报警二极管FD1和蜂鸣器Y；

其中，集成电路IC4的第1脚接至故障信号综合处理电路的集成电路IC7的第17脚，可调电阻W1跨接在集成电路IC4的第2脚和第3脚之间，集成电路IC4的第4脚接至电源电路的负输出端，集成电路IC4的第5脚经闪光报警二极管FD1接至电源电路的负输出端，继电器J1跨接在集成电路IC4的第6脚和第7脚之间，且集成电路IC4的第7脚还分别接至继电器J1的常开触点J1‑1的一端和蜂鸣器Y的一端，蜂鸣器Y的另一端接至电源电路的负输出端，集成电路IC4的第8脚接至继电器J1的中心触头，集成电路IC5的第10脚接至逆功预检电路的集成电路IC6的第8脚，集成电路IC5的第9脚分别接至过载、短路、漏电预检电路的电阻R2的一端和过载、短路、漏电预检电路的集成电路IC8的第22脚，集成电路IC5的第8脚分别接至过载、短路、漏电预检电路的电阻R3的一端和过载、短路、漏电预检电路的集成电路IC8的第19脚，集成电路IC5的第7脚分别接至过载、短路、漏电预检电路的电阻R4的一端和过载、短路、漏电预检电路的集成电路IC8的第23脚，电阻R2的另一端、电阻R3的另一端和电阻R4的另一端分别接至三极管V1的基极、三极管V2的基极和三极管V3的基极，三极管V1的集电极接至继电器J2的线圈，三极管V2的集电极分别接至继电器J3的线圈和继电器J4的线圈，三极管V3的集电极分别接至继电器J5的线圈和继电器J6的线圈，集成电路IC5的第6脚接至过载、短路、漏电预检电路的电阻R5的一端，电阻R5的另一端接至三极管V4的基极，三极管V4的集电极分别接至继电器J7的线圈和继电器J8的线圈，集成电路IC5的第5脚经电阻R6接至可控硅T1的控制极，可控硅T1的阳极接至继电器J9，可控硅T1的阴极接至电源电路的负输出端，继电器J9的第一组触点J9‑1跨接在电源电路的三端稳压IC3的第1脚与继电器J1的常闭触头之间，继电器J9的第二组触点J9‑2接至执行元器件，集成电路IC5的第14脚接至电源电路的负输出端，集成电路IC5的第4脚分别接至电容C5的一端和电阻R1的一端，电阻R1的另一端分别接至集成电路IC5的第1脚、电源电路的电容C4的一端、电源电路的电容C3的一端以及电源电路的三端稳压IC3的第2脚。

2.根据权利要求1所述的交流三相智能模块，其特征在于，所述集成电路IC4包括：电阻R19、电阻R20、电阻R21、电阻R22、电阻R23、电容C13、电容C14、电容C15、电容C16、二极管D1、三极管V5、可控硅T2和555电路，其中，集成电路IC4的第1脚依次通过二极管D1和电阻R19接至可控硅T2的控制极，可控硅T2的阳极接至集成电路IC4的第8脚，可控硅T2的阴极分别接至集成电路IC4的第2脚、集成电路IC4的第7脚、555电路的第4脚和555电路的第8脚，电容C13跨接在可控硅T2的控制极和阴极之间，555电路的第6脚分别接至集成电路IC4的第3脚、555电路的第7脚和电容C14的一端，电容C14的另一端、555电路的第1脚以及三极管V5的发射极均接至集成电路IC4的第4脚，555电路的第5脚通过电容C15接至集成电路IC4的第4脚，555电路的第2脚分别接至电阻R20的一端、电阻R21的一端以及电容C16的一端，电阻R20的另一端接至集成电路IC4的第2脚和第7脚，电阻R21的另一端与电容C16的另一端均接至集成电路IC4的第4脚，555电路的第3脚通过电阻R22连接三极管V5的基极，三极管V5的集电极接至集成电路IC4的第6脚，集成电路IC4的第7脚通过电阻R23接至集成电路IC4的第5脚。

3.根据权利要求1所述的交流三相智能模块，其特征在于，所述逆功预检电路包括集成电路IC6和发光二极管FD4，其中，所述集成电路IC6的第1脚接至外部受控主电路负载端的第一相线，所述集成电路IC6的第2脚接至外部受控主电路负载端的第二相线，所述集成电路IC6的第3脚接至外部受控主电路负载端的第三相线，所述集成电路IC6的第4脚接至外部受控主电路负载端的零线，所述集成电路IC6的第5脚接至电源电路的负输出端，所述集成电路IC6的第6脚接至外部受控主电路电源端的零线，所述集成电路IC6的第7脚接至故障信号综合处理电路的集成电路IC7的第1脚，且集成电路IC6的第7脚还经发光二极管FD4接至电源电路的正输出端，集成电路IC6的第8脚接至无故障自动重合闸电路的集成电路IC5的第10脚，集成电路IC6的第10脚接至电源电路的正输出端。

4.根据权利要求3所述的交流三相智能模块，其特征在于，所述集成电路IC6包括：第一全波整流电路、第二全波整流电路、第三全波整流电路、第四全波整流电路、第五全波整流电路、由发光二极管FD22和光敏晶体管V6构成的光电耦合电路以及由电阻R28、电阻R29、二极管D12、可控硅T3构成的控制电路，其中，第一全波整流电路的输入端、第二全波整流电路的输入端、第三全波整流电路的输入端、第四全波整流电路的输入端和第五全波整流电路的输入端分别连接集成电路IC6的第1脚、第2脚、第3脚、第4脚和第6脚，第一全波整流电路的输出端、第二全波整流电路的输出端、第三全波整流电路的输出端、第四全波整流电路的输出端和第五全波整流电路的输出端均接至光电耦合电路的发光二极管FD22的正极与负极，光电耦合电路的光敏晶体管V6的发射极接至二极管D12的正端，二极管D12的负端接至集成电路IC6的第5脚，光敏晶体管V6的集电极接至可控硅T3的阴极，可控硅T3的控制极经电阻R29接至集成电路IC6的第8脚，可控硅T3的阳极分别接至集成电路IC6的第7脚和电阻R28的一端，电阻R28的另一端接至集成电路IC6的第10脚。

5.根据权利要求1所述的交流三相智能模块，其特征在于，所述过压、欠压、缺相预检与在线检电路包括：电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、可调电阻W11、可调电阻W12、可调电阻W13、可调电阻W14、可调电阻W15、可调电阻W16、电容C9、电容C10、电容C11、电容C12、稳压二极管DW1、稳压二极管DW2、发光二极管FD16、发光二极管FD17、发光二极管FD18、发光二极管FD19、发光二极管FD20、发光二极管FD21、整流桥IC10、整流桥IC11、集成电路IC12、集成电路IC13、集成电路IC14、集成电路IC15，其中，外部受控主电路电源端的第一相线依次通过电容C9和电阻R13接至整流桥IC10的第1脚，整流桥IC10的第2脚接至集成电路IC14的第2脚，整流桥IC10的第3脚经电容C11接至集成电路IC14的第2脚，整流桥IC10的第3脚还分别接至电阻R14的一端、稳压二极管DW1的负端、集成电路IC12的第10脚以及发光二极管FD17的一端，电阻R14的另一端与稳压二极管DW1的正端均接至集成电路IC14的第2脚，发光二极管FD17的另一端接至集成电路IC12的第6脚，集成电路IC12的第8脚和第7脚均接至集成电路IC14的第2脚，集成电路IC12的第1脚依次通过电阻R15和发光二极管FD16接至集成电路IC14的第2脚，可调电阻W11跨接在集成电路IC12的第2脚与集成电路IC14的第2脚之间，可调电阻W12跨接在集成电路IC12的第3脚与第5脚之间，整流桥IC10的第4脚分别接至外部受控主电路电源端的零线和整流桥IC11的第4脚，整流桥IC11的第2脚接至集成电路IC14的第4脚，整流桥IC11的第1脚依次通过电阻R16和电容C10接至外部受控主电路电源端的第二相线，整流桥IC11的第3脚通过电容C12接至集成电路IC14的第4脚，整流桥IC11的第3脚还分别接至电阻R17的一端、稳压二极管DW2的负端、集成电路IC13的第10脚以及发光二极管FD19的一端，发光二极管FD19的另一端接至集成电路IC13的第6脚，电阻R17的另一端和稳压二极管DW2的正端均接至集成电路IC14的第4脚，集成电路IC13的第1脚依次通过电阻R18和发光二极管FD18接至集成电路IC14的第4脚，可调电阻W13跨接在集成电路IC13的第2脚与集成电路IC14的第4脚之间，可调电阻W14跨接在集成电路IC13的第3脚和第5脚之间，集成电路IC13的第8脚和第7脚均接至集成电路IC14的第4脚，集成电路IC14的第7脚和第5脚均接至电源电路的负输出端，集成电路IC14的第

8脚接至集成电路IC15的第7脚，集成电路IC14的第6脚接集成电路IC15的第8脚，集成电路IC15的第9脚接至故障信号综合处理电路的集成电路IC7的第2脚，集成电路IC15的第10脚通过发光二极管FD21接至集成电路IC15的第6脚，集成电路IC15的第10脚还接至电源电路的三端稳压IC2的第1脚，集成电路IC15的第1脚通过发光二极管FD20接至集成电路IC15的第5脚，可调电阻W15跨接在集成电路IC15的第2脚和第5脚之间，可调电阻W16跨接在集成电路IC15的第3脚和第5脚之间，集成电路IC15的第5脚接至电源电路的负输出端。

6.根据权利要求5所述的交流三相智能模块，其特征在于，集成电路IC12、集成电路IC13以及集成电路IC15的结构完全相同，集成电路IC12包括：电压检测器U5、电压检测器U6、非门U7、2输入或门U9、三输入与门U8、电阻R78、电阻R79、电阻R80、电阻R81、电阻R82、电阻R83、电阻R84和电阻R85，其中，电压检测器U5的输入端分别接至集成电路IC12的第2脚和电阻R79的一端，电阻R79的另一端接至集成电路IC12的第10脚，电压检测器U5的输出端分别接至三输入与门U8的第一输入端、电阻R80的一端以及电阻R81的一端，电阻R80的另一端接至集成电路IC12的第1脚，电阻R81的另一端接至集成电路IC12的第10脚，电压检测器U6的输入端分别接至集成电路IC12的第3脚和电阻R78的一端，电阻R78的另一端接至集成电路IC12的第10脚，电压检测器U6的输出端分别接至非门U7的输入端和电阻R82的一端，电阻R82的另一端接至集成电路IC12的第10脚，电压检测器U5和电压检测器U6的电源负端均接至集成电路IC12的第5脚，非门U7的输出端分别接至三输入与门U8的第二输入端和电阻R83的一端，电阻R83的另一端接至集成电路IC12的第6脚，集成电路IC12的第7脚分别接至2输入或门U9的第一输入端和电阻R85的一端，电阻R85的另一端接至集成电路IC12的第10脚，集成电路IC12的第8脚分别接至或门U9的第二输入端和电阻R84的一端，电阻R84的另一端接至集成电路IC12的第10脚，或门U9的输出端接至三输入与门U8的第三输入端，三输入与门U8的输出端接至集成电路IC12的第9脚。

7.根据权利要求1所述的交流三相智能模块，其特征在于，所述过载、短路、漏电在线检取样电路包括：电流互感器BL4、电流互感器BL5、电流互感器BL6和零序电流互感器BL7，外部受控主电路负载端的第一相线穿过电流互感器BL4，外部受控主电路负载端的第二相线穿过电流互感器BL5，外部受控主电路负载端的第三相线穿过电流互感器BL6，电流互感器BL4的次级BL4‑2跨接在故障信号综合处理电路的集成电路IC7的第14脚与电源电路的负输出端之间，电流互感器BL5的次级BL5‑2跨接在集成电路IC7的第11脚与电源电路的负输出端之间，电流互感器BL6的次级BL6‑2跨接在集成电路IC7的第6脚与电源电路的负输出端之间，外部受控主电路负载端的第一相线、第二相线、第三相线以及零线均穿过零序电流互感器BL7，零序电流互感器BL7的次级BL7‑2跨接在集成电路IC7的第8脚与电源电路的负输出端之间。

8.根据权利要求1所述的交流三相智能模块，其特征在于，所述过载、短路、漏电预检电路包括：电阻R2、电阻R3、电阻R4、电阻R5、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、可调电阻W5、可调电阻W6、可调电阻W7、可调电阻W8、可调电阻W9、可调电阻W10、电容C6、电容C7、电容C8、三极管V1、三极管V2、三极管V3、三极管V4、继电器J2、继电器J3、继电器J4、继电器J5、继电器J6、继电器J7、继电器J8、零序电流互感器BL1、零序电流互感器BL2、零序电流互感器BL3、集成电路IC8、集成电路IC9、发光二极管FD7、发光二极管FD8、发光二极管FD9、发光二极管FD10、发光二极管FD11、发光二极管FD12、发光二极管FD13、发光二极管FD14和发光二极管FD15，其中，继电器J2的一端、继电器J3的一端、继电器J4的一端、继电器J5的一端、继电器J6的一端、继电器J7的一端、继电器J8的一端均接至电源电路的正输出端，继电器J2的另一端接至三极管V1的集电极，三极管V1的基极接至电阻R2的另一端，继电器J3的另一端与继电器J4的另一端均接至三极管V2的集电极，三极管V2的基极接至电阻R3的另一端，继电器J5的另一端与继电器J6的另一端均接至三极管V3的集电极，三极管V3的基极接至电阻R4的另一端，继电器J7的另一端与继电器J8的另一端均接至三极管V4的集电极，三极管V4的基极接至电阻R5的另一端，继电器J2的第一组触点J2‑1跨接在集成电路IC8的第21脚与外部受控主电路负载端的零线之间，集成电路IC8的第21脚还经可调电阻W5接至集成电路IC9的输出端，继电器J2的第二组触点J2‑2跨接在外部受控主电路负载端的第三相线与电源电路的负输出端之间，继电器J3的第一组触点J3‑1跨接在集成电路IC8的第16脚与受控主电路负载端的第三相线之间，集成电路IC8的第16脚还经可调电阻W8接至集成电路IC9的输出端，继电器J4的第一组触点J4‑1跨接在集成电路IC8的第18脚与受控主电路负载端零线之间，集成电路IC8的第18脚还经可调电阻W6接至集成电路IC9的输出端，继电器J4的第二组触点J4‑2跨接在外部受控主电路负载端的第二相线与电源电路的负输出端之间，继电器J5的第一组触点J5‑1跨接在集成电路IC8的第6脚与外部受控主电路负载端的零线之间，集成电路IC8的第6脚还经可调电阻W7接至集成电路IC9的输出端，继电器J5的第二组触点J5‑2跨接在外部受控主电路负载端的第一相线与电源电路的负输出端之间，继电器J6的第一组触点J6‑1跨接在集成电路IC8的第4脚与外部受控主电路负载端的第三相线之间，集成电路IC8的第4脚还经可调电阻W9接至集成电路IC9的输出端，继电器J6的第二组触点J6‑2跨接在集成电路IC8的第2脚与外部受控主电路负载端的第二相线之间，集成电路IC8的第2脚还经可调电阻W10接至集成电路IC9的输出端，外部受控主电路负载端的第一相线经继电器J7的第一组触点J7‑1接至零序电流互感器BL1的初级BL1‑1的一端，零序电流互感器BL1的初级BL1‑1的另一端经电阻R7接至电源电路的电源变压器B次级输出端的上端，BL1的次级BL1‑2跨接在集成电路IC8的第8脚与电源电路的负输出端之间，外部受控主电路负载端的第二相线经继电器J7的第二组触点J7‑2接至零序电流互感器BL2的初级BL2‑1的一端，零序电流互感器BL2的初级BL2‑1的另一端经电阻R8接至电源电路的电源变压器B次级输出端的上端，BL2的次级BL2‑2跨接在集成电路IC8的第

10脚与电源电路的负输出端之间，外部受控主电路负载端的第三相线经继电器J8的第一组触点J8‑1接至零序电流互感器BL3的初级BL3‑1的一端，零序电流互感器BL3的初级BL3‑1的另一端经电阻R9接至电源电路的电源变压器B次级输出端的上端，BL3的次级BL3‑2的跨接在集成电路IC8的第13脚与电源电路的负输出端之间，发光二极管FD7、发光二极管FD8、发光二极管FD9、发光二极管FD10、发光二极管FD11、发光二极管FD12、发光二极管FD13、发光二极管FD14和发光二极管FD15分别跨接在集成电路IC8的第1脚与电源电路的正输出端之间、集成电路IC8的第3脚、第5脚、第7脚、第9脚、第14脚、第15脚、第17脚、第20脚与电源电路的正输出端之间，集成电路IC8的第11脚接至故障信号综合处理电路的集成电路IC7的第3脚。

9.根据权利要求8所述的交流三相智能模块，其特征在于，所述集成电路IC8包括：电阻R45、电阻R46、电阻R47、电阻R48、电阻R49、电阻R50、电阻R51、电阻R52、电阻R53、电阻R54、电阻R55、电阻R56、电阻R57、电阻R58、电阻R59、电阻R60、电阻R61、电阻R62、电阻R63、电阻R64、电阻R65、电阻R66、电阻R67、电阻R68、电阻R69、电阻R70、电阻R71、电阻R72、电阻R73、电阻R74、电阻R75、电阻R76、电阻R77、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C39、电容C40、电容C41、电容C42、电容C43、电容C44、电容C45、二极管D25、二极管D26、二极管D27、二极管D28、二极管D29、二极管D30、二极管D31、二极管D32、二极管D33、二极管D34、二极管D35、二极管D36、二极管D37、二极管D38、二极管D39、二极管D40、二极管D41、二极管D42、二极管D43、二极管D44、二极管D45、可控硅T8、可控硅T9、可控硅T10、可控硅T11、可控硅T12、可控硅T13、可控硅T14、可控硅T15、可控硅T16、可控硅T17、可控硅T18、可控硅T19、可控硅T20、可控硅T21、可控硅T22、3输入与门U3和与门芯片U4，其中，集成电路IC8的第1脚依次通过电阻R45和二极管D25分别接至可控硅T8的阳极和与门芯片U4的第一脚，可控硅T8的阳极还通过电阻R46接至集成电路IC8的第24脚，可控硅T8的阴极通过二极管D26接至集成电路IC8的第12脚，集成电路IC8的第2脚接至可控硅T9的控制极，可控硅T9的阳极接至可控硅T8的控制极，且可控硅T9的阳极还通过电阻R47接至三极管V7的发射极，三极管V7的集电极接至集成电路IC8的第24脚，三极管V7的基极通过电阻R61接至集成电路IC8的第23脚，三极管V7的基极还分别接至电阻R60的一端和电容C35的一端，电阻R60的另一端和电容C35的另一端均接至集成电路IC8的第12脚，集成电路IC8的第3脚依次通过电阻R48和二极管D29分别接至可控硅T10的阳极和与门芯片U4的第2脚，可控硅T10的阳极还通过电阻R49接至集成电路IC8的第24脚，可控硅T10的阴极通过二极管D27接至集成电路IC8的第12脚，集成电路IC8的第

4脚接至可控硅T11的控制极，可控硅T11的阳极分别接至可控硅T10的控制极和电阻R50的一端，电阻R50的另一端接至三极管V7的发射极，可控硅T11的阴极接至集成电路IC8的第12脚，集成电路IC8的第5脚依次通过电阻R51和二极管D30分别接至与门芯片U4的第3脚和可控硅T12的阳极，可控硅T12的阳极还通过电阻R52接至集成电路IC8的第24脚，可控硅T12的阴极通过二极管D28接至集成电路IC8的第12脚，集成电路IC8的第6脚接至可控硅T13的控制极，可控硅T13的阳极分别接至可控硅T12的控制极和电阻R53的一端，电阻R53的另一端接至三极管V7的发射极，可控硅T13的阴极接至集成电路IC8的第12脚，集成电路IC8的第7脚依次通过电阻R54和二极管D31分别接至可控硅T14的阳极和与门芯片U4的第11脚，可控硅T14的阳极还通过电阻R55接至集成电路IC8的第24脚，集成电路IC8的第8脚分别接至电容C31的一端、二极管D33的负端和二极管D32的正端，二极管D32的负端分别接至电容C32的一端、电阻R56的一端以及可控硅T14的控制极，电容C31的另一端、二极管D33的正端、电容C32的另一端、电阻R56的另一端以及可控硅T14的阴极均接至集成电路IC8的第12脚，集成电路IC8的第9脚依次通过电阻R57和二极管D34分别接至可控硅T15的阳极和与门芯片U4的第12脚，可控硅T15的阳极还通过电阻R58接至集成电路IC8的第24脚，集成电路IC8的第10脚分别接至电容C33的一端、二极管D36的负端和二极管D35的正端，二极管D35的负端分别接至电容C34的一端、电阻R59的一端以及可控硅T15的控制极，电容C33的另一端、二极管D36的正端、电容C34的另一端、电阻R59的另一端以及可控硅T15的阴极均接至集成电路IC8的第12脚，集成电路IC8的第14脚依次通过电阻R76和二极管D43分别接至可控硅T22的阳极和与门芯片U4的第13脚，可控硅T22的阳极还通过电阻R75接至集成电路IC8的第24脚，集成电路IC8的第13脚分别接至电容C45的一端、二极管D45的负端和二极管D44的正端，二极管D44的负端分别接至电容C44的一端、电阻R77的一端以及可控硅T22的控制极，可控硅T22的阴极、电阻R77的另一端、电容C44的另一端、二极管D45的正端以及电容C45的另一端均接至集成电路IC8的第12脚，集成电路IC8的第15脚依次通过电阻R74和二极管D42分别接至与门芯片U4的第5脚和可控硅T20的阳极，可控硅T20的阳极还通过电阻R67接至集成电路IC8的第24脚，可控硅T20的阴极通过二极管D41接至集成电路IC8的第12脚，集成电路IC8的第16脚接至可控硅T21的控制极，可控硅T21的阳极分别接至可控硅T20的控制极和电阻R72的一端，电阻R72的另一端接至三极管V9的发射极，三极管V9的集电极接至集成电路IC8的第24脚，三极管V9的基极通过电阻R71接至集成电路IC8的第19脚，三极管V9的基极还分别接至电阻R70的一端和电容C39的一端，电阻R70的另一端和电容C39的另一端均接至集成电路IC8的第12脚，可控硅T21的阴极接至集成电路IC8的第12脚，集成电路IC8的第17脚依次通过电阻R73和二极管D40分别接至与门芯片U4的第4脚和可控硅T18的阳极，可控硅T18的阳极还通过电阻R68接至集成电路IC8的第24脚，可控硅T18的阴极经二极管D39接至集成电路IC8的第12脚，集成电路IC8的第18脚接至可控硅T19的控制极，可控硅T19的阳极分别接至可控硅T18的控制极和电阻R69的一端，电阻R69的另一端接至三极管V9的发射极，可控硅T19的阴极接至集成电路IC8的第12脚，集成电路IC8的第20脚依次通过电阻R66和二极管D38分别接至与门芯片U4的第8脚和可控硅T16的阳极，可控硅T16的阳极还通过电阻R62接至集成电路IC8的第24脚，可控硅T16的阴极通过二极管D37接至集成电路IC8的第12脚，集成电路IC8的第21脚接至可控硅T17的控制极，可控硅T17的阳极分别接至可控硅T16的控制极和电阻R63的一端，电阻R63的另一端接至三极管V8的发射极，三极管V8的集电极接至集成电路IC8的第24脚，三极管V8的基极通过电阻R65接至集成电路IC8的第22脚，三极管V8的基极分别接至电阻R64的一端和电容C38的一端，电阻R64的另一端和电容C38的另一端均接至集成电路IC8的第12脚，可控硅T17的阴极接至集成电路IC8的第12脚，与门芯片U4的第6脚、第9脚和第10脚分别接至与门U3的第3脚、第4脚和第5脚，与门U3的第6脚接至集成电路IC8的第11脚。

10.根据权利要求1所述的交流三相智能模块，其特征在于，所述故障信号综合处理电

路包括：集成电路IC7、发光二极管FD2、发光二极管FD3、发光二极管FD5、发光二极管FD6、可调电阻W2、可调电阻W3和可调电阻W4，其中，集成电路IC7的第1脚接至逆功预检电路的集成电路IC6的第7脚，集成电路IC7的第2脚接至过压、欠压、缺相预检与在线检电路的集成电路IC15的第9脚，集成电路IC7的第3脚接至过载、短路、漏电预检电路的集成电路IC8的第11脚，发光二极管FD2、发光二极管FD3、发光二极管FD5和发光二极管FD6分别跨接在集成电路IC7的第4脚、第7脚、第16脚、第13脚与电源电路的正输出端之间，可调电阻W2、可调电阻W3和可调电阻W4分别跨接在集成电路IC7的第5脚、第12脚、第15脚与电源电路的负输出端之间，过载、短路、漏电在线检取样电路的电流互感器BL4的次级BL4‑2跨接在集成电路IC7的第14脚与电源电路的负输出端之间，电流互感器BL5的次级BL5‑2跨接在集成电路IC7的第11脚与电源电路的负输出端之间，电流互感器BL6的次级BL6‑2跨接在集成电路IC7的第6脚与电源电路的负输出端之间，零序电流互感器BL7的次级BL7‑2跨接在集成电路IC7的第8脚与电源电路的负输出端之间,集成电路IC7的第17脚接至无故障自动重合闸电路的集成电路IC4的第1脚。

11.根据权利要求10所述的交流三相智能模块，其特征在于，所述集成电路IC7包括：电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、电阻R38、电阻R39、电阻R40、电阻R41、电阻R42、电阻R43、电阻R44、电容C17、电容C18、电容C19、电容C20、电容C21、电容C22、电容C23、电容C24、二极管D13、二极管D14、二极管D15、二极管D16、二极管D17、二极管D18、二极管D19、二极管D20、二极管D21、二极管D22、二极管D23、二极管D24、可控硅T4、可控硅T5、可控硅T6、可控硅T7以及8输入与非门U2，其中，集成电路IC7的第1脚、第2脚和第3脚分别接至8输入与非门U2的第2脚、第3脚和第4脚，集成电路IC7的第4脚依次通过电阻R30和二极管D13接至可控硅T4的阳极，集成电路IC7的第5脚接至可控硅T4的控制极，集成电路IC7的第6脚分别接至电阻R32的一端、电容C17的一端、二极管D15的负端以及二极管D14的正端，二极管D14的负端通过电阻R33分别接至可控硅T4的控制极和电容C18的一端，电阻R32的另一端、电容C17的另一端、二极管D15的正端、电容C18的另一端以及可控硅T4的阴极均接至电源电路的负输出端，可控硅T4的阳极接至8输入与非门U2的第5脚，可控硅T4的阳极还通过电阻R31接至集成电路IC7的第18脚，集成电路IC7的第7脚依次通过电阻R35和二极管D16分别接至可控硅T5的阳极和8输入与非门U2的第9脚，可控硅T5的阳极通过电阻R34接至集成电路IC7的第18脚，集成电路IC7的第8脚分别接至电容C19的一端、二极管D18的负端、二极管D17的正端，二极管D17的负端分别接至电容C20的一端、电阻R36的一端以及可控硅T5的控制极，电容C19的另一端、二极管D18的正端、电容C20的另一端、电阻R36的另一端以及可控硅T5的阴极均接至集成电路IC7的第9脚，集成电路IC7的第11脚分别接至电阻R44的一端、二极管D24的负端、电容C24的一端以及二极管D23的正端，二极管D23的负端通过电阻R43分别接至可控硅T7的控制极、集成电路IC7的第12脚和电容C23的一端，电容C23的另一端、电容C24的另一端、二极管D24的正端、电阻R44的另一端以及可控硅T7的阴极均分别接至集成电路IC7的第9脚和电源电路的负输出端，集成电路IC7的第13脚依次通过电阻R41和二极管D22分别接至可控硅T7的阳极和8输入与非门U2的第

10脚，可控硅T7的阳极还通过电阻R42接至集成电路IC7的第18脚，集成电路IC7的第14脚分别接至电阻R39的一端、二极管D21的负端、电容C22的一端以及二极管D20的正端，二极管D20的负端通过电阻R38分别接至可控硅T6的控制极、电容C21的一端和集成电路IC7的第15脚，可控硅T6的阴极、电容C21的另一端、电容C22的另一端、二极管D21的正端以及电阻R39的另一端均接至电源电路的负输出端，集成电路IC7的第16脚依次通过电阻R37和二极管D19分别接至可控硅T6的阳极以及8输入与非门U2的第11脚和第12脚，可控硅T6的阳极还通过电阻R40接至集成电路IC7的第18脚，8输入与非门U2的第13脚接至集成电路IC7的第17脚。