1.一种混合内存的硬件实现系统，其特征在于，所述硬件实现系统包括：N个DRAM存储器，按照DRAM存储单元保持时间将所述DRAM存储器划分为主要分布区和尾端分布区，N为正整数；

至少一个NCM存储器，与所述DRAM存储器连接，能够替代存储所述DRAM存储器中的尾端分布区存储的数据；

地址查找转换模块，分别与所述DRAM存储器、所述NCM存储器连接，且所述地址查找转换模块中预存包括所述DRAM存储器中尾端分布区存储数据的地址信息以及与之对应的NCM存储器中用以替代存储所述DRAM存储器中尾端分布区数据的地址信息；

控制模块，与所述地址查找转换模块连接，以获取并根据所述地址信息与所述地址映射关系判断所述系统数据的输出通路的来源，且所述控制模块根据所述输出通路的来源生成并输出控制信号；

多路选择器，分别与所述控制模块、所述DRAM存储器、所述NCM存储器连接，接收并根据所述控制信号选择数据进行输出。

2.根据权利要求1所述的混合内存的硬件实现系统，其特征在于，所述NCM存储器为N个，每一个所述DRAM存储器均与一个所述NCM存储器连接。

3.根据权利要求1所述的混合内存的硬件实现系统，其特征在于，所述硬件实现包括：逻辑检测模块，与所述DRAM存储器连接，定期检测并确定所述DRAM存储器尾端分布区与所述主要分布区的保持时间界限，同时判断位于DRAM存储器中所述尾端分布区存储数据的地址信息。

4.根据权利要求1所述的混合内存的硬件实现系统，其特征在于，所述地址查找转换模块包括：DRAM地址存储阵列，存储有所述DRAM存储器中被替代的尾端分布区存储数据的地址信息；

NCM地址存储阵列，存储有替代所述DRAM存储器中尾端分布区存储数据的NCM存储器的地址信息。

5.根据权利要求4所述的混合内存的硬件实现系统，其特征在于，所述系统还包括：查找数据寄存器，与所述DRAM地址存储阵列连接，以及

当需要在所述地址查找转换模块中实现DRAM地址查找时，将所述DRAM地址输入至所述查找数据寄存器，所述查找数据寄存器将所述DRAM地址转化为匹配数据线，于所述存储阵列中进行逐一匹配。

6.根据权利要求5所述的混合内存的硬件实现系统，其特征在于，所述系统还包括：读出感应放大器，分别与所述DRAM地址存储阵列、所述控制模块连接，以及所述读出感应放大器根据匹配的结果读出匹配数据。

7.根据权利要求6所述的混合内存的硬件实现系统，其特征在于，所述系统还包括：所述读出感应放大器通过读匹配线的结果判断所述DRAM地址存储阵列中是否存在匹配的所述DRAM地址。

8.根据权利要求6所述的混合内存的硬件实现系统，其特征在于，所述系统还包括：译码器，分别与所述读出感应放大器、所述NCM地址存储阵列、所述控制模块连接，以及当所述DRAM地址存储阵列中存在相匹配的所述DRAM地址的时候，译码器对所述匹配的数据进行译码并转化为所述NCM地址存储阵列的地址。

9.一种混合内存的硬件实现方法，其特征在于，所述硬件实现方法包括：步骤S1：发送数据请求分别至DRAM存储器、地址查找转换模块；

步骤S2：所述地址查找转换模块接收所述数据请求的物理地址，并判断所述请求数据的物理地址是否存在于所述地址查找转换模块中的DRAM地址列表；若是，则执行步骤S3，若不是，则执行步骤S4。

步骤S3：控制模块产生控制信号并发送至多路选择器，多路选择器根据所述控制信号选择于NCM存储器的数据进行输出，并将匹配的DRAM地址对应的NCM物理地址发送至NCM存储器中。

步骤S4：控制模块将所述DRAM存储器中读取的数据经所述多路选择器输出至数据总线上。

10.根据权利要求9所述的混合内存的硬件实现方法，其特征在于，所述硬件实现方法还包括：步骤S31：于步骤S3之后，所述NCM存储器根据所述NCM物理地址读取数据，并将读取的数据经多路选择器输出至数据总线。