1.基于多抽头电抗器的容性负载功率因数补偿电路，包括负载电压电流信号处理电路、补偿控制与稳压电源电路，其特征在于：

负载相电压电流信号处理电路包括电压互感器VS1、电流互感器CS1、容性负载PU1、负载电阻R1、偏压电阻R3、电压滤波电阻R4、电压滤波电容C1、上稳压管D2、偏流电阻R5、电流滤波电阻R6、电流滤波电容C2、下稳压管D3，电压互感器VS1的相检测端L端与电网相电压端L端连接，电压互感器VS1的零线端N端与电网零线端N端连接，电压互感器VS1的正输出端OUT1端与电压滤波电阻R4的一端连接，电压互感器VS1的负输出端OUT2端接地，电压滤波电阻R4的另一端与处理器IC1的上A/D转换接口端ADC1端、偏压电阻R3的一端、上稳压管D2的阴极、电压滤波电容C1的一端连接，偏压电阻R3的另一端与电压基准端VZ端连接，电压滤波电容C1的另一端接地，上稳压管D2的阳极接地，容性负载PU1的相供电端L端经连线穿过电流互感器CS1的检测孔后与电网相电压端L端连接，容性负载PU1的零线端N端与电网零线端N端连接，电流互感器CS1的负输出端A2接地，电流互感器CS1的正输出端A1与负载电阻R1的一端、电流滤波电阻R6的一端连接，负载电阻R1的另一端接地，电流滤波电阻R6的另一端与处理器IC1的下A/D转换接口端ADC2端、偏流电阻R5的一端、下稳压管D3的阴极、电流滤波电容C4的一端连接，偏流电阻R5的另一端与电压基准端VZ端连接，电流滤波电容C4的另一端接地，下稳压管D3的阳极接地；

补偿控制与稳压电源电路包括处理器IC1、驱动芯片IC2、钟振U8、电抗器L1、A固态继电器U1、B固态继电器U2、C固态继电器U3、D固态继电器U4、E固态继电器U5、F固态继电器U6、G固态继电器U7、稳压电源模块U0、电源电容C0、稳压电阻R2、基准管D1，处理器IC1的电源端VCC端与稳压电源正端VCC端连接，处理器IC1的地端GND端接地，处理器IC1的时钟端XT端与钟振U8的输出端OUT端连接，钟振U8的电源端+V端与稳压电源正端VCC端连接，钟振U8的地端GND端接地，处理器IC1的第1输出端O1端与驱动芯片IC2的第1通道输入端IN1端连接，处理器IC1的第2输出端O2端与驱动芯片IC2的第2通道输入端IN2端连接，处理器IC1的第3输出端O3端与驱动芯片IC2的第3通道输入端IN3端连接，处理器IC1的第4输出端O4端与驱动芯片IC2的第4通道输入端IN4端连接，处理器IC1的第5输出端O5端与驱动芯片IC2的第5通道输入端IN5端连接，处理器IC1的第6输出端O6端与驱动芯片IC2的第6通道输入端IN6端连接，处理器IC1的第7输出端O7端与驱动芯片IC2的第7通道输入端IN7端连接，驱动芯片IC2的电源端VCC端与稳压电源正端VCC端连接，驱动芯片IC2的地端GND端接地，驱动芯片IC2的第1输出端OUT1端与A固态继电器U1的负输入端-IN端连接，驱动芯片IC2的第2输出端OUT2端与B固态继电器U2的负输入端-IN端连接，驱动芯片IC2的第3输出端OUT3端与C固态继电器U3的负输入端-IN端连接，驱动芯片IC2的第4输出端OUT4端与D固态继电器U4的负输入端-IN端连接，驱动芯片IC2的第5输出端OUT5端与E固态继电器U5的负输入端-IN端连接，驱动芯片IC2的第6输出端OUT6端与F固态继电器U6的负输入端-IN端连接，驱动芯片IC2的第7输出端OUT7端与G固态继电器U7的负输入端-IN端连接，A固态继电器U1的正输入端+IN端、B固态继电器U2的正输入端+IN端、C固态继电器U3的正输入端+IN端、D固态继电器U4的正输入端+IN端、E固态继电器U5的正输入端+IN端、F固态继电器U6的正输入端+IN端、G固态继电器U7的正输入端+IN端均与稳压电源正端VCC端连接，A固态继电器U1的第1交流端AC1端、B固态继电器U2的第1交流端AC1端、C固态继电器U3的第1交流端AC1端、D固态继电器U4的第1交流端AC1端、E固态继电器U5的第1交流端AC1端、F固态继电器U6的第1交流端AC1端、G固态继电器U7的第1交流端AC1端均与电网相电压端L端连接，A固态继电器U1的第2交流端AC2端与电抗器L1的第1抽头端

1端连接，B固态继电器U2的第2交流端AC2端与电抗器L1的第2抽头端2端连接，C固态继电器U3的第2交流端AC2端与电抗器L1的第3抽头端3端连接，D固态继电器U4的第2交流端AC2端与电抗器L1的第4抽头端4端连接，E固态继电器U5的第2交流端AC2端与电抗器L1的第5抽头端5端连接，F固态继电器U6的第2交流端AC2端与电抗器L1的第6抽头端6端连接，G固态继电器U7的第2交流端AC2端与电抗器L1的第7抽头端7端连接，电抗器L1的0抽头端0端与电网零线端N端连接；稳压电源模块U0的相供电端L端与电网相电压端L端连接，稳压电源模块U0的零线端N端与电网零线端N端连接，稳压电源模块U0的输出电源端+V端与稳压电源正端VCC端、电源电容C0的一端、稳压电阻R2的一端连接，电源电容C0的另一端接地，稳压电阻R2的另一端与基准管D1的阴极、基准电压端VZ端连接，基准管D1的阳极接地。

2.如权利要求1所述的基于多抽头电抗器的容性负载功率因数补偿电路，其特征在于：

电压互感器VS1的输出信号uv0与电网相电压ua间的关系如式（1）所示，其中的kv为变压系数；电流互感器CS1的输出信号ui0与电网相电流ia间的关系如式（2）所示，其中的ki为变流系数：

uvo＝kvua （1）

uio＝R1·kiia （2）

上述的uv0、ui0信号经电平迁移及阻抗变换跟随后即成为单极性信号uv、ui，经阻容滤波后，分别如式（3）、式（4）所示，式（5）是确保电压信号、电流信号进行电路同步滤波的条件：

3.如权利要求1所述的基于多抽头电抗器的容性负载功率因数补偿电路，其特征在于：

所述的电压互感器VS1、电流互感器CS1、稳压电源模块U0、A固态继电器U1、B固态继电器U2、C固态继电器U3、D固态继电器U4、E固态继电器U5、F固态继电器U6、G固态继电器U7、处理器IC1、驱动芯片IC2、基准管D1、上稳压管D2、下稳压管D3均采用现有的成熟产品，电压互感器采用JDZX10系列产品，电压流互感器采用BH-0.66系列产品，稳压电源模块采用WAN2.5-3.3，固态继电器采用SSR-H380D过零型系列产品，处理器采用STM32F103，驱动芯片采用反相型驱动芯片MC1413，基准管、稳压管均采用BZX84-B3。