利索能及
我要发布
收藏
专利号: 2013101009174
申请人: 华为技术有限公司
专利类型:发明专利
专利状态:已下证
更新日期:2024-12-10
缴费截止日期: 暂无
联系人

摘要:

权利要求书:

1.一种数据重传方法,其特征在于,包括:

若确定需要进行数据重传时,获取首发数据包中的第一中间数据与待重传的第二中间数据之间的差值,所述第一中间数据为所述首发数据包中除循环冗余校验CRC余数之外的其他信息;

获取所述差值对应的CRC余数,并根据所述首发数据包中的CRC余数与所述差值对应的CRC余数,获取待重传的CRC余数;

按照预定格式,将所述待重传的第二中间数据和所述待重传的CRC余数进行封装获得待重传数据包,并发送所述待重传数据包。

2.根据权利要求1所述的方法,其特征在于,所述获取所述差值对应的CRC余数包括:根据所述差值,查找CRC余数表获取所述差值对应的CRC余数;其中,所述CRC余数表存储有全部八位二进制序列对应的CRC余数。

3.根据权利要求1所述的方法,其特征在于,所述获取所述差值对应的CRC余数包括:将用于计算所述首发数据包中的CRC余数的生成多项式,与所述差值进行伽罗华域乘法,将所述乘法结果作为所述差值对应的CRC余数。

4.根据权利要求1-3任一项所述的方法,其特征在于,所述确定需要进行数据重传以及之后的其他操作均由物理PHY层芯片执行;

其中,所述PHY层芯片确定需要进行数据重传包括:

介质访问控制MAC层芯片向所述PHY层芯片发送第一重传指示;

所述PHY层芯片根据所述第一重传指示,确定需要进行数据重传。

5.根据权利要求1-3任一项所述的方法,其特征在于,所述确定需要进行数据重传以及在确定需要进行数据重传之后,且在发送所述待重传数据包之前的其他操作均由MAC层芯片执行;

所述发送所述待重传数据包包括:

所述MAC层芯片向PHY层芯片发送第二重传指示和所述待重传数据包;

所述PHY层芯片根据所述第二重传指示,发送所述待重传数据包。

6.根据权利要求4所述的方法,其特征在于,所述介质访问控制MAC层芯片向所述PHY层芯片发送第一重传指示包括:所述MAC层芯片通过直接存储器访问DMA控制器向所述PHY层芯片发送所述第一重传指示。

7.根据权利要求5所述的方法,其特征在于,所述MAC层芯片向PHY层芯片发送第二重传指示和所述待重传数据包包括:所述MAC层芯片通过DMA控制器向所述PHY层芯片发送所述第二重传指示和所述待重传数据包。

8.一种数据重传装置,其特征在于,包括:

确定单元,用于确定是否需要进行数据重传;

第一获取单元,用于在所述确定单元确定需要进行数据重传时,获取首发数据包中的第一中间数据与待重传的第二中间数据之间的差值,所述第一中间数据为所述首发数据包中除循环冗余校验CRC余数之外的其他信息;

第二获取单元,用于获取所述差值的CRC余数,并根据所述首发数据包中的CRC余数与所述差值对应的CRC余数,获取待重传的CRC余数;

构造单元,用于按照预定格式,将所述待重传的第二中间数据和所述待重传的CRC余数进行封装获得待重传数据包;

第一发送单元,用于发送所述待重传数据包。

9.根据权利要求8所述的装置,其特征在于,所述第二获取单元具体用于根据所述差值,查找CRC余数表获取所述差值对应的CRC余数,并根据所述首发数据包中的CRC余数与所述差值对应的CRC余数,获取所述待重传的CRC余数;其中,所述CRC余数表存储有全部八位二进制序列对应的CRC余数。

10.根据权利要求8所述的装置,其特征在于,所述第二获取单元具体用于将用于计算所述首发数据包中的CRC余数的生成多项式,与所述差值进行伽罗华域乘法,将所述乘法结果作为所述差值对应的CRC余数,并根据所述首发数据包中的CRC余数与所述差值对应的CRC余数,获取所述待重传的CRC余数。

11.根据权利要求8-10任一项所述的装置,其特征在于,所述确定单元、所述第一获取单元、所述第二获取单元、所述构造单元和所述第一发送单元设置于所述数据重传装置的物理PHY层芯片中实现;

其中,所述PHY层芯片上的所述确定单元具体用于接收所述数据重传装置的介质访问控制MAC层芯片发送的第一重传指示,根据所述第一重传指示,确定需要进行数据重传。

12.根据权利要求8-10任一项所述的装置,其特征在于,所述确定单元、所述第一获取单元、所述第二获取单元和所述构造单元设置于所述数据重传装置的MAC层芯片中实现;

所述第一发送单元设置于所述数据重传装置的PHY层芯片中实现;

其中,所述MAC层芯片还包括:第二发送单元,用于向所述PHY层芯片发送第二重传指示和所述待重传数据包;

所述PHY层芯片还包括:接收单元,用于接收所述第二发送单元发送的所述第二重传指示和所述待重传数据包;

所述第一发送单元具体用于根据所述接收单元接收的所述第二重传指示,发送所述接收单元接收的所述待重传数据包。

13.根据权利要求11所述的装置,其特征在于,所述MAC层芯片具体用于通过直接存储器访问DMA控制器向所述确定单元发送所述第一重传指示。

14.根据权利要求12所述的装置,其特征在于,所述第二发送单元具体用于通过DMA控制器向所述接收单元发送所述第二重传指示和所述待重传数据包。