1.一种分散聚合式DMA方法，其特征在于，包括：CPU将DMA链表存储到FPGA之外的存储单元中；

DMA控制器从所述CPU获得总线控制权后，读取所述DMA链表，并根据所述DMA链表将外部存储器中存储的数据传送到显存或内存中；

在所述DMA链表对应的数据传送完成后，DMA控制器释放总线控制权给所述CPU。

2.根据权利要求1所述的分散聚合式DMA方法，其特征在于，所述CPU将DMA链表存储到FPGA之外的存储单元中包括：所述CPU将DMA链表存储到所述外部存储器中；

所述DMA控制器读取所述DMA链表包括：所述DMA控制器根据DMA链表存储在所述外部存储器的地址读取所述DMA链表。

3.根据权利要求1所述的分散聚合式DMA方法，其特征在于，所述CPU将DMA链表存储到FPGA之外的存储单元中包括：所述CPU将DMA链表存储到所述显存或内存中；

所述DMA控制器读取所述DMA链表包括：所述DMA控制器通过总线读取所述DMA链表。

4.根据权利要求1至3任一项所述的分散聚合式DMA方法，其特征在于，所述方法还包括：数据采集器将采集的数据存储到所述外部存储器中。

5.根据权利要求4所述的分散聚合式DMA方法，其特征在于，所述数据采集器和所述DMA控制器由所述FPGA实现。

6.一种分散聚合式DMA装置，其特征在于，包括：CPU、DMA控制器、外部存储器、FPGA之外的存储单元、以及显存或内存；

所述CPU，用于将DMA链表存储到所述FPGA之外的存储单元中；

所述DMA控制器，用于从所述CPU获得总线控制权后，读取所述DMA链表，并根据所述DMA链表将所述外部存储器中存储的数据传送到所述显存或内存中，在所述DMA链表对应的数据传送完成后，释放总线控制权给所述CPU。

7.根据权利要求6所述的分散聚合式DMA装置，其特征在于，所述FPGA之外的存储单元为所述外部存储器；

所述DMA控制器根据DMA链表存储在所述外部存储器的地址读取所述DMA链表。

8.根据权利要求6所述的分散聚合式DMA装置，其特征在于，所述FPGA之外的存储单元为所述显存或内存；

所述DMA控制器通过总线读取所述DMA链表。

9.根据权利要求6至8任一项所述的分散聚合式DMA装置，其特征在于，所述装置还包括：数据采集器，用于将采集的数据存储到所述外部存储器中。

10.根据权利要求9所述的分散聚合式DMA装置，其特征在于，所述数据采集器和所述DMA控制器由所述FPGA实现。