1.一种Turbo译码结果的输出方法，其特征在于，所述方法包括：

将以码块CB为单位存储的Turbo译码结果读取到并行移位寄存器中；

根据所述CB的相关信息，选择并行移位寄存器的抽头位置，进行数据拼接；

控制拼接结果的输出。

2.根据权利要求1所述的方法，其特征在于，所述将以CB为单位存储的Turbo译码结果读取到并行移位寄存器中为：读取所述CB的第一个Word，输入到所述并行移位寄存器的第一级寄存器中；其中，所述Word的宽度w是8、16或32；

读取所述CB的下一个Word，输入到所述并行移位寄存器的第一级寄存器中，同时，将原存储在第一级寄存器中的数据并行移位到所述并行移位寄存器的第二级寄存器中。

3.根据权利要求1或2所述的方法，其特征在于，所述根据所述CB的相关信息，选择并行移位寄存器的抽头位置为：当所述CB为Turbo译码结果的第一个CB时，则选择并行移位寄存器的抽头位置为并行移位寄存器的第二级寄存器的bit n～bit(w-1)和第一级寄存器的bit 0～bit(n-1)；

其中，n为所述CB的哑元个数；

当所述CB不为Turbo译码结果的第一个CB时，则根据所述CB的CB索引以及CB大小，得到上一个CB还未输出的有效数据的位数m，选择并行移位寄存器的抽头位置为第二级寄存器的bit(w-m)～bit(w-1)和第一级寄存器的bit0～bit(w-m-1)。

4.根据权利要求3所述的方法，其特征在于，所述进行数据拼接为：拼接得到的w bit数据从低比特位到高比特位依次为第二级寄存器的bit n～bit(w-1)和第一级寄存器的bit 0～bit(n-1)存储的数据；或，拼接得到的w bit数据从低比特位到高比特位依次为第二级寄存器的bit(w-m)～bit(w-1)和第一级寄存器的bit 0～bit(w-m-1)存储的数据。

5.根据权利要求1所述的方法，其特征在于，所述方法还包括：

判断拼接得到的数据中有效数据的位数是否为w；

若所述有效数据的位数不为w，则进一步判断当前处理的CB是否为Turbo译码结果的最后一个CB。

6.根据权利要求5所述的方法，其特征在于，所述控制拼接结果的输出为：

若所述拼接得到的数据中有效数据的位数为w时，将所述拼接结果输出至外部缓存；

若所述拼接得到的数据中有效数据的位数不为w，且当前处理的CB是最后一个CB时，在所述有效数据后面补0或1，凑足w bit后输出至外部缓存；

若所述拼接得到的数据中有效数据的位数不为w，且当前处理的CB不是最后一个CB时，将所述拼接得到的数据进行搬移，将所述有效数据右移至最右端，并回写入并行移位寄存器的第一级寄存器，然后读取下一个CB的第一个Word。

7.一种Turbo译码结果的输出装置，其特征在于，所述装置包括：输入选择模块、并行移位寄存器、数据拼接控制模块、输出选择模块；其中，输入选择模块，用于将以CB为单位存储的Turbo译码结果读取到所述并行移位寄存器中；

数据拼接控制模块，用于根据所述CB的相关信息，选择所述并行移位寄存器的抽头位置，进行数据拼接；

输出选择模块，用于控制拼接结果的输出。

8.根据权利要求7所述的装置，其特征在于，所述输入选择模块，具体用于读取所述CB的第一个Word，输入到所述并行移位寄存器的第一级寄存器中；读取所述CB的下一个Word，输入到所述第一级寄存器中，同时，将原存储在所述第一级寄存器中的数据并行移位到所述并行移位寄存器的第二级寄存器中；其中，所述Word的宽度w是8、16或32。

9.根据权利要求7或8所述的装置，其特征在于，所述数据拼接控制模块，具体用于当所述CB为Turbo译码结果的第一个CB时，则选择并行移位寄存器的抽头位置为并行移位寄存器的第二级寄存器的bit n～bit(w-1)和第一级寄存器的bit0～bit(n-1)；其中，n为所述CB的哑元个数；当所述CB不为Turbo译码结果的第一个CB时，则根据所述CB的CB索引以及CB大小，得到上一个CB还未输出的有效数据的位数m，选择并行移位寄存器的抽头位置为第二级寄存器的bit(w-m)～bit(w-1)和第一级寄存器的bit0～bit(w-m-1)。

10.根据权利要求9所述的装置，其特征在于，所述数据拼接控制模块拼接得到的w bit数据从低比特位到高比特位依次为第二级寄存器的bit n～bit(w-1)和第一级寄存器的bit 0～bit(n-1)存储的数据；或依次为第二级寄存器的bit(w-m)～bit(w-1)和第一级寄存器的bit 0～bit(w-m-1)存储的数据。

11.根据权利要求7所述的装置，其特征在于，所述数据拼接控制模块，还用于判断拼接得到的数据中有效数据的位数是否为w；若所述有效数据的位数不为w，则进一步判断当前处理的CB是否为Turbo译码结果的最后一个CB。

12.根据权利要求7所述的装置，其特征在于，所述输出选择模块，具体用于若所述拼接得到的数据中有效数据的位数为w时，将所述拼接结果输出至外部缓存；若所述拼接得到的数据中有效数据的位数不为w，且当前处理的CB是最后一个CB时，在所述有效数据后面补0或1，凑足w bit后输出至外部缓存；若所述拼接得到的数据中有效数据的位数不为w，且当前处理的CB不是最后一个CB时，将所述拼接得到的数据进行搬移，将所述有效数据右移至最右端，并回写入并行移位寄存器的第一级寄存器，然后读取下一个CB的第一个Word。